13d737ddbSMesih Kilinc /* SPDX-License-Identifier: (GPL-2.0+ OR MIT) 23d737ddbSMesih Kilinc * 33d737ddbSMesih Kilinc * Copyright (c) 2018 Icenowy Zheng <icenowy@aosc.xyz> 43d737ddbSMesih Kilinc * 53d737ddbSMesih Kilinc */ 63d737ddbSMesih Kilinc 73d737ddbSMesih Kilinc #ifndef _DT_BINDINGS_CLK_SUNIV_F1C100S_H_ 83d737ddbSMesih Kilinc #define _DT_BINDINGS_CLK_SUNIV_F1C100S_H_ 93d737ddbSMesih Kilinc 103d737ddbSMesih Kilinc #define CLK_CPU 11 113d737ddbSMesih Kilinc 123d737ddbSMesih Kilinc #define CLK_BUS_DMA 14 133d737ddbSMesih Kilinc #define CLK_BUS_MMC0 15 143d737ddbSMesih Kilinc #define CLK_BUS_MMC1 16 153d737ddbSMesih Kilinc #define CLK_BUS_DRAM 17 163d737ddbSMesih Kilinc #define CLK_BUS_SPI0 18 173d737ddbSMesih Kilinc #define CLK_BUS_SPI1 19 183d737ddbSMesih Kilinc #define CLK_BUS_OTG 20 193d737ddbSMesih Kilinc #define CLK_BUS_VE 21 203d737ddbSMesih Kilinc #define CLK_BUS_LCD 22 213d737ddbSMesih Kilinc #define CLK_BUS_DEINTERLACE 23 223d737ddbSMesih Kilinc #define CLK_BUS_CSI 24 233d737ddbSMesih Kilinc #define CLK_BUS_TVD 25 243d737ddbSMesih Kilinc #define CLK_BUS_TVE 26 253d737ddbSMesih Kilinc #define CLK_BUS_DE_BE 27 263d737ddbSMesih Kilinc #define CLK_BUS_DE_FE 28 273d737ddbSMesih Kilinc #define CLK_BUS_CODEC 29 283d737ddbSMesih Kilinc #define CLK_BUS_SPDIF 30 293d737ddbSMesih Kilinc #define CLK_BUS_IR 31 303d737ddbSMesih Kilinc #define CLK_BUS_RSB 32 313d737ddbSMesih Kilinc #define CLK_BUS_I2S0 33 323d737ddbSMesih Kilinc #define CLK_BUS_I2C0 34 333d737ddbSMesih Kilinc #define CLK_BUS_I2C1 35 343d737ddbSMesih Kilinc #define CLK_BUS_I2C2 36 353d737ddbSMesih Kilinc #define CLK_BUS_PIO 37 363d737ddbSMesih Kilinc #define CLK_BUS_UART0 38 373d737ddbSMesih Kilinc #define CLK_BUS_UART1 39 383d737ddbSMesih Kilinc #define CLK_BUS_UART2 40 393d737ddbSMesih Kilinc 403d737ddbSMesih Kilinc #define CLK_MMC0 41 413d737ddbSMesih Kilinc #define CLK_MMC0_SAMPLE 42 423d737ddbSMesih Kilinc #define CLK_MMC0_OUTPUT 43 433d737ddbSMesih Kilinc #define CLK_MMC1 44 443d737ddbSMesih Kilinc #define CLK_MMC1_SAMPLE 45 453d737ddbSMesih Kilinc #define CLK_MMC1_OUTPUT 46 463d737ddbSMesih Kilinc #define CLK_I2S 47 473d737ddbSMesih Kilinc #define CLK_SPDIF 48 483d737ddbSMesih Kilinc 493d737ddbSMesih Kilinc #define CLK_USB_PHY0 49 503d737ddbSMesih Kilinc 513d737ddbSMesih Kilinc #define CLK_DRAM_VE 50 523d737ddbSMesih Kilinc #define CLK_DRAM_CSI 51 533d737ddbSMesih Kilinc #define CLK_DRAM_DEINTERLACE 52 543d737ddbSMesih Kilinc #define CLK_DRAM_TVD 53 553d737ddbSMesih Kilinc #define CLK_DRAM_DE_FE 54 563d737ddbSMesih Kilinc #define CLK_DRAM_DE_BE 55 573d737ddbSMesih Kilinc 583d737ddbSMesih Kilinc #define CLK_DE_BE 56 593d737ddbSMesih Kilinc #define CLK_DE_FE 57 603d737ddbSMesih Kilinc #define CLK_TCON 58 613d737ddbSMesih Kilinc #define CLK_DEINTERLACE 59 623d737ddbSMesih Kilinc #define CLK_TVE2_CLK 60 633d737ddbSMesih Kilinc #define CLK_TVE1_CLK 61 643d737ddbSMesih Kilinc #define CLK_TVD 62 653d737ddbSMesih Kilinc #define CLK_CSI 63 663d737ddbSMesih Kilinc #define CLK_VE 64 673d737ddbSMesih Kilinc #define CLK_CODEC 65 683d737ddbSMesih Kilinc #define CLK_AVS 66 693d737ddbSMesih Kilinc 70*f64603c9SAndre Przywara #define CLK_IR 67 71*f64603c9SAndre Przywara 723d737ddbSMesih Kilinc #endif 73