1*daa9e76dSBartosz Golaszewski /* SPDX-License-Identifier: (GPL-2.0-only OR BSD-2-Clause) */ 2*daa9e76dSBartosz Golaszewski /* 3*daa9e76dSBartosz Golaszewski * Copyright (c) 2022, Qualcomm Innovation Center, Inc. All rights reserved. 4*daa9e76dSBartosz Golaszewski * Copyright (c) 2023, Linaro Limited 5*daa9e76dSBartosz Golaszewski */ 6*daa9e76dSBartosz Golaszewski 7*daa9e76dSBartosz Golaszewski #ifndef _DT_BINDINGS_CLK_QCOM_GPUCC_SA8775P_H 8*daa9e76dSBartosz Golaszewski #define _DT_BINDINGS_CLK_QCOM_GPUCC_SA8775P_H 9*daa9e76dSBartosz Golaszewski 10*daa9e76dSBartosz Golaszewski /* GPU_CC clocks */ 11*daa9e76dSBartosz Golaszewski #define GPU_CC_PLL0 0 12*daa9e76dSBartosz Golaszewski #define GPU_CC_PLL1 1 13*daa9e76dSBartosz Golaszewski #define GPU_CC_AHB_CLK 2 14*daa9e76dSBartosz Golaszewski #define GPU_CC_CB_CLK 3 15*daa9e76dSBartosz Golaszewski #define GPU_CC_CRC_AHB_CLK 4 16*daa9e76dSBartosz Golaszewski #define GPU_CC_CX_FF_CLK 5 17*daa9e76dSBartosz Golaszewski #define GPU_CC_CX_GMU_CLK 6 18*daa9e76dSBartosz Golaszewski #define GPU_CC_CX_SNOC_DVM_CLK 7 19*daa9e76dSBartosz Golaszewski #define GPU_CC_CXO_AON_CLK 8 20*daa9e76dSBartosz Golaszewski #define GPU_CC_CXO_CLK 9 21*daa9e76dSBartosz Golaszewski #define GPU_CC_DEMET_CLK 10 22*daa9e76dSBartosz Golaszewski #define GPU_CC_DEMET_DIV_CLK_SRC 11 23*daa9e76dSBartosz Golaszewski #define GPU_CC_FF_CLK_SRC 12 24*daa9e76dSBartosz Golaszewski #define GPU_CC_GMU_CLK_SRC 13 25*daa9e76dSBartosz Golaszewski #define GPU_CC_HLOS1_VOTE_GPU_SMMU_CLK 14 26*daa9e76dSBartosz Golaszewski #define GPU_CC_HUB_AHB_DIV_CLK_SRC 15 27*daa9e76dSBartosz Golaszewski #define GPU_CC_HUB_AON_CLK 16 28*daa9e76dSBartosz Golaszewski #define GPU_CC_HUB_CLK_SRC 17 29*daa9e76dSBartosz Golaszewski #define GPU_CC_HUB_CX_INT_CLK 18 30*daa9e76dSBartosz Golaszewski #define GPU_CC_HUB_CX_INT_DIV_CLK_SRC 19 31*daa9e76dSBartosz Golaszewski #define GPU_CC_MEMNOC_GFX_CLK 20 32*daa9e76dSBartosz Golaszewski #define GPU_CC_SLEEP_CLK 21 33*daa9e76dSBartosz Golaszewski #define GPU_CC_XO_CLK_SRC 22 34*daa9e76dSBartosz Golaszewski 35*daa9e76dSBartosz Golaszewski /* GPU_CC resets */ 36*daa9e76dSBartosz Golaszewski #define GPUCC_GPU_CC_ACD_BCR 0 37*daa9e76dSBartosz Golaszewski #define GPUCC_GPU_CC_CB_BCR 1 38*daa9e76dSBartosz Golaszewski #define GPUCC_GPU_CC_CX_BCR 2 39*daa9e76dSBartosz Golaszewski #define GPUCC_GPU_CC_FAST_HUB_BCR 3 40*daa9e76dSBartosz Golaszewski #define GPUCC_GPU_CC_FF_BCR 4 41*daa9e76dSBartosz Golaszewski #define GPUCC_GPU_CC_GFX3D_AON_BCR 5 42*daa9e76dSBartosz Golaszewski #define GPUCC_GPU_CC_GMU_BCR 6 43*daa9e76dSBartosz Golaszewski #define GPUCC_GPU_CC_GX_BCR 7 44*daa9e76dSBartosz Golaszewski #define GPUCC_GPU_CC_XO_BCR 8 45*daa9e76dSBartosz Golaszewski 46*daa9e76dSBartosz Golaszewski /* GPU_CC power domains */ 47*daa9e76dSBartosz Golaszewski #define GPU_CC_CX_GDSC 0 48*daa9e76dSBartosz Golaszewski #define GPU_CC_GX_GDSC 1 49*daa9e76dSBartosz Golaszewski 50*daa9e76dSBartosz Golaszewski #endif /* _DT_BINDINGS_CLK_QCOM_GPUCC_SA8775P_H */ 51