1 /* SPDX-License-Identifier: (GPL-2.0-only OR BSD-2-Clause) */ 2 /* 3 * Copyright (C) 2021 Linaro Ltd. 4 * Author: Sam Protsenko <semen.protsenko@linaro.org> 5 * 6 * Device Tree binding constants for Exynos850 clock controller. 7 */ 8 9 #ifndef _DT_BINDINGS_CLOCK_EXYNOS_850_H 10 #define _DT_BINDINGS_CLOCK_EXYNOS_850_H 11 12 /* CMU_TOP */ 13 #define CLK_FOUT_SHARED0_PLL 1 14 #define CLK_FOUT_SHARED1_PLL 2 15 #define CLK_FOUT_MMC_PLL 3 16 #define CLK_MOUT_SHARED0_PLL 4 17 #define CLK_MOUT_SHARED1_PLL 5 18 #define CLK_MOUT_MMC_PLL 6 19 #define CLK_MOUT_CORE_BUS 7 20 #define CLK_MOUT_CORE_CCI 8 21 #define CLK_MOUT_CORE_MMC_EMBD 9 22 #define CLK_MOUT_CORE_SSS 10 23 #define CLK_MOUT_DPU 11 24 #define CLK_MOUT_HSI_BUS 12 25 #define CLK_MOUT_HSI_MMC_CARD 13 26 #define CLK_MOUT_HSI_USB20DRD 14 27 #define CLK_MOUT_PERI_BUS 15 28 #define CLK_MOUT_PERI_UART 16 29 #define CLK_MOUT_PERI_IP 17 30 #define CLK_DOUT_SHARED0_DIV3 18 31 #define CLK_DOUT_SHARED0_DIV2 19 32 #define CLK_DOUT_SHARED1_DIV3 20 33 #define CLK_DOUT_SHARED1_DIV2 21 34 #define CLK_DOUT_SHARED0_DIV4 22 35 #define CLK_DOUT_SHARED1_DIV4 23 36 #define CLK_DOUT_CORE_BUS 24 37 #define CLK_DOUT_CORE_CCI 25 38 #define CLK_DOUT_CORE_MMC_EMBD 26 39 #define CLK_DOUT_CORE_SSS 27 40 #define CLK_DOUT_DPU 28 41 #define CLK_DOUT_HSI_BUS 29 42 #define CLK_DOUT_HSI_MMC_CARD 30 43 #define CLK_DOUT_HSI_USB20DRD 31 44 #define CLK_DOUT_PERI_BUS 32 45 #define CLK_DOUT_PERI_UART 33 46 #define CLK_DOUT_PERI_IP 34 47 #define CLK_GOUT_CORE_BUS 35 48 #define CLK_GOUT_CORE_CCI 36 49 #define CLK_GOUT_CORE_MMC_EMBD 37 50 #define CLK_GOUT_CORE_SSS 38 51 #define CLK_GOUT_DPU 39 52 #define CLK_GOUT_HSI_BUS 40 53 #define CLK_GOUT_HSI_MMC_CARD 41 54 #define CLK_GOUT_HSI_USB20DRD 42 55 #define CLK_GOUT_PERI_BUS 43 56 #define CLK_GOUT_PERI_UART 44 57 #define CLK_GOUT_PERI_IP 45 58 #define CLK_MOUT_CLKCMU_APM_BUS 46 59 #define CLK_DOUT_CLKCMU_APM_BUS 47 60 #define CLK_GOUT_CLKCMU_APM_BUS 48 61 #define CLK_MOUT_AUD 49 62 #define CLK_GOUT_AUD 50 63 #define CLK_DOUT_AUD 51 64 #define TOP_NR_CLK 52 65 66 /* CMU_APM */ 67 #define CLK_RCO_I3C_PMIC 1 68 #define OSCCLK_RCO_APM 2 69 #define CLK_RCO_APM__ALV 3 70 #define CLK_DLL_DCO 4 71 #define CLK_MOUT_APM_BUS_USER 5 72 #define CLK_MOUT_RCO_APM_I3C_USER 6 73 #define CLK_MOUT_RCO_APM_USER 7 74 #define CLK_MOUT_DLL_USER 8 75 #define CLK_MOUT_CLKCMU_CHUB_BUS 9 76 #define CLK_MOUT_APM_BUS 10 77 #define CLK_MOUT_APM_I3C 11 78 #define CLK_DOUT_CLKCMU_CHUB_BUS 12 79 #define CLK_DOUT_APM_BUS 13 80 #define CLK_DOUT_APM_I3C 14 81 #define CLK_GOUT_CLKCMU_CMGP_BUS 15 82 #define CLK_GOUT_CLKCMU_CHUB_BUS 16 83 #define CLK_GOUT_RTC_PCLK 17 84 #define CLK_GOUT_TOP_RTC_PCLK 18 85 #define CLK_GOUT_I3C_PCLK 19 86 #define CLK_GOUT_I3C_SCLK 20 87 #define CLK_GOUT_SPEEDY_PCLK 21 88 #define CLK_GOUT_GPIO_ALIVE_PCLK 22 89 #define CLK_GOUT_PMU_ALIVE_PCLK 23 90 #define CLK_GOUT_SYSREG_APM_PCLK 24 91 #define APM_NR_CLK 25 92 93 /* CMU_AUD */ 94 #define CLK_DOUT_AUD_AUDIF 1 95 #define CLK_DOUT_AUD_BUSD 2 96 #define CLK_DOUT_AUD_BUSP 3 97 #define CLK_DOUT_AUD_CNT 4 98 #define CLK_DOUT_AUD_CPU 5 99 #define CLK_DOUT_AUD_CPU_ACLK 6 100 #define CLK_DOUT_AUD_CPU_PCLKDBG 7 101 #define CLK_DOUT_AUD_FM 8 102 #define CLK_DOUT_AUD_FM_SPDY 9 103 #define CLK_DOUT_AUD_MCLK 10 104 #define CLK_DOUT_AUD_UAIF0 11 105 #define CLK_DOUT_AUD_UAIF1 12 106 #define CLK_DOUT_AUD_UAIF2 13 107 #define CLK_DOUT_AUD_UAIF3 14 108 #define CLK_DOUT_AUD_UAIF4 15 109 #define CLK_DOUT_AUD_UAIF5 16 110 #define CLK_DOUT_AUD_UAIF6 17 111 #define CLK_FOUT_AUD_PLL 18 112 #define CLK_GOUT_AUD_ABOX_ACLK 19 113 #define CLK_GOUT_AUD_ASB_CCLK 20 114 #define CLK_GOUT_AUD_CA32_CCLK 21 115 #define CLK_GOUT_AUD_CNT_BCLK 22 116 #define CLK_GOUT_AUD_CODEC_MCLK 23 117 #define CLK_GOUT_AUD_DAP_CCLK 24 118 #define CLK_GOUT_AUD_GPIO_PCLK 25 119 #define CLK_GOUT_AUD_PPMU_ACLK 26 120 #define CLK_GOUT_AUD_PPMU_PCLK 27 121 #define CLK_GOUT_AUD_SPDY_BCLK 28 122 #define CLK_GOUT_AUD_SYSMMU_CLK 29 123 #define CLK_GOUT_AUD_SYSREG_PCLK 30 124 #define CLK_GOUT_AUD_TZPC_PCLK 31 125 #define CLK_GOUT_AUD_UAIF0_BCLK 32 126 #define CLK_GOUT_AUD_UAIF1_BCLK 33 127 #define CLK_GOUT_AUD_UAIF2_BCLK 34 128 #define CLK_GOUT_AUD_UAIF3_BCLK 35 129 #define CLK_GOUT_AUD_UAIF4_BCLK 36 130 #define CLK_GOUT_AUD_UAIF5_BCLK 37 131 #define CLK_GOUT_AUD_UAIF6_BCLK 38 132 #define CLK_GOUT_AUD_WDT_PCLK 39 133 #define CLK_MOUT_AUD_CPU 40 134 #define CLK_MOUT_AUD_CPU_HCH 41 135 #define CLK_MOUT_AUD_CPU_USER 42 136 #define CLK_MOUT_AUD_FM 43 137 #define CLK_MOUT_AUD_PLL 44 138 #define CLK_MOUT_AUD_TICK_USB_USER 45 139 #define CLK_MOUT_AUD_UAIF0 46 140 #define CLK_MOUT_AUD_UAIF1 47 141 #define CLK_MOUT_AUD_UAIF2 48 142 #define CLK_MOUT_AUD_UAIF3 49 143 #define CLK_MOUT_AUD_UAIF4 50 144 #define CLK_MOUT_AUD_UAIF5 51 145 #define CLK_MOUT_AUD_UAIF6 52 146 #define IOCLK_AUDIOCDCLK0 53 147 #define IOCLK_AUDIOCDCLK1 54 148 #define IOCLK_AUDIOCDCLK2 55 149 #define IOCLK_AUDIOCDCLK3 56 150 #define IOCLK_AUDIOCDCLK4 57 151 #define IOCLK_AUDIOCDCLK5 58 152 #define IOCLK_AUDIOCDCLK6 59 153 #define TICK_USB 60 154 #define AUD_NR_CLK 61 155 156 /* CMU_CMGP */ 157 #define CLK_RCO_CMGP 1 158 #define CLK_MOUT_CMGP_ADC 2 159 #define CLK_MOUT_CMGP_USI0 3 160 #define CLK_MOUT_CMGP_USI1 4 161 #define CLK_DOUT_CMGP_ADC 5 162 #define CLK_DOUT_CMGP_USI0 6 163 #define CLK_DOUT_CMGP_USI1 7 164 #define CLK_GOUT_CMGP_ADC_S0_PCLK 8 165 #define CLK_GOUT_CMGP_ADC_S1_PCLK 9 166 #define CLK_GOUT_CMGP_GPIO_PCLK 10 167 #define CLK_GOUT_CMGP_USI0_IPCLK 11 168 #define CLK_GOUT_CMGP_USI0_PCLK 12 169 #define CLK_GOUT_CMGP_USI1_IPCLK 13 170 #define CLK_GOUT_CMGP_USI1_PCLK 14 171 #define CLK_GOUT_SYSREG_CMGP_PCLK 15 172 #define CMGP_NR_CLK 16 173 174 /* CMU_HSI */ 175 #define CLK_MOUT_HSI_BUS_USER 1 176 #define CLK_MOUT_HSI_MMC_CARD_USER 2 177 #define CLK_MOUT_HSI_USB20DRD_USER 3 178 #define CLK_MOUT_HSI_RTC 4 179 #define CLK_GOUT_USB_RTC_CLK 5 180 #define CLK_GOUT_USB_REF_CLK 6 181 #define CLK_GOUT_USB_PHY_REF_CLK 7 182 #define CLK_GOUT_USB_PHY_ACLK 8 183 #define CLK_GOUT_USB_BUS_EARLY_CLK 9 184 #define CLK_GOUT_GPIO_HSI_PCLK 10 185 #define CLK_GOUT_MMC_CARD_ACLK 11 186 #define CLK_GOUT_MMC_CARD_SDCLKIN 12 187 #define CLK_GOUT_SYSREG_HSI_PCLK 13 188 #define HSI_NR_CLK 14 189 190 /* CMU_PERI */ 191 #define CLK_MOUT_PERI_BUS_USER 1 192 #define CLK_MOUT_PERI_UART_USER 2 193 #define CLK_MOUT_PERI_HSI2C_USER 3 194 #define CLK_MOUT_PERI_SPI_USER 4 195 #define CLK_DOUT_PERI_HSI2C0 5 196 #define CLK_DOUT_PERI_HSI2C1 6 197 #define CLK_DOUT_PERI_HSI2C2 7 198 #define CLK_DOUT_PERI_SPI0 8 199 #define CLK_GOUT_PERI_HSI2C0 9 200 #define CLK_GOUT_PERI_HSI2C1 10 201 #define CLK_GOUT_PERI_HSI2C2 11 202 #define CLK_GOUT_GPIO_PERI_PCLK 12 203 #define CLK_GOUT_HSI2C0_IPCLK 13 204 #define CLK_GOUT_HSI2C0_PCLK 14 205 #define CLK_GOUT_HSI2C1_IPCLK 15 206 #define CLK_GOUT_HSI2C1_PCLK 16 207 #define CLK_GOUT_HSI2C2_IPCLK 17 208 #define CLK_GOUT_HSI2C2_PCLK 18 209 #define CLK_GOUT_I2C0_PCLK 19 210 #define CLK_GOUT_I2C1_PCLK 20 211 #define CLK_GOUT_I2C2_PCLK 21 212 #define CLK_GOUT_I2C3_PCLK 22 213 #define CLK_GOUT_I2C4_PCLK 23 214 #define CLK_GOUT_I2C5_PCLK 24 215 #define CLK_GOUT_I2C6_PCLK 25 216 #define CLK_GOUT_MCT_PCLK 26 217 #define CLK_GOUT_PWM_MOTOR_PCLK 27 218 #define CLK_GOUT_SPI0_IPCLK 28 219 #define CLK_GOUT_SPI0_PCLK 29 220 #define CLK_GOUT_SYSREG_PERI_PCLK 30 221 #define CLK_GOUT_UART_IPCLK 31 222 #define CLK_GOUT_UART_PCLK 32 223 #define CLK_GOUT_WDT0_PCLK 33 224 #define CLK_GOUT_WDT1_PCLK 34 225 #define PERI_NR_CLK 35 226 227 /* CMU_CORE */ 228 #define CLK_MOUT_CORE_BUS_USER 1 229 #define CLK_MOUT_CORE_CCI_USER 2 230 #define CLK_MOUT_CORE_MMC_EMBD_USER 3 231 #define CLK_MOUT_CORE_SSS_USER 4 232 #define CLK_MOUT_CORE_GIC 5 233 #define CLK_DOUT_CORE_BUSP 6 234 #define CLK_GOUT_CCI_ACLK 7 235 #define CLK_GOUT_GIC_CLK 8 236 #define CLK_GOUT_MMC_EMBD_ACLK 9 237 #define CLK_GOUT_MMC_EMBD_SDCLKIN 10 238 #define CLK_GOUT_SSS_ACLK 11 239 #define CLK_GOUT_SSS_PCLK 12 240 #define CLK_GOUT_GPIO_CORE_PCLK 13 241 #define CLK_GOUT_SYSREG_CORE_PCLK 14 242 #define CORE_NR_CLK 15 243 244 /* CMU_DPU */ 245 #define CLK_MOUT_DPU_USER 1 246 #define CLK_DOUT_DPU_BUSP 2 247 #define CLK_GOUT_DPU_CMU_DPU_PCLK 3 248 #define CLK_GOUT_DPU_DECON0_ACLK 4 249 #define CLK_GOUT_DPU_DMA_ACLK 5 250 #define CLK_GOUT_DPU_DPP_ACLK 6 251 #define CLK_GOUT_DPU_PPMU_ACLK 7 252 #define CLK_GOUT_DPU_PPMU_PCLK 8 253 #define CLK_GOUT_DPU_SMMU_CLK 9 254 #define CLK_GOUT_DPU_SYSREG_PCLK 10 255 #define DPU_NR_CLK 11 256 257 #endif /* _DT_BINDINGS_CLOCK_EXYNOS_850_H */ 258