xref: /openbmc/linux/include/dt-bindings/clock/actions,s700-cmu.h (revision 3eb66e91a25497065c5322b1268cbc3953642227)
1*d0e45d68SSaravanan Sekar /* SPDX-License-Identifier: GPL-2.0
2*d0e45d68SSaravanan Sekar  *
3*d0e45d68SSaravanan Sekar  * Device Tree binding constants for Actions Semi S700 Clock Management Unit
4*d0e45d68SSaravanan Sekar  *
5*d0e45d68SSaravanan Sekar  * Copyright (c) 2014 Actions Semi Inc.
6*d0e45d68SSaravanan Sekar  * Author: David Liu <liuwei@actions-semi.com>
7*d0e45d68SSaravanan Sekar  *
8*d0e45d68SSaravanan Sekar  * Author: Pathiban Nallathambi <pn@denx.de>
9*d0e45d68SSaravanan Sekar  * Author: Saravanan Sekar <sravanhome@gmail.com>
10*d0e45d68SSaravanan Sekar  */
11*d0e45d68SSaravanan Sekar 
12*d0e45d68SSaravanan Sekar #ifndef __DT_BINDINGS_CLOCK_S700_H
13*d0e45d68SSaravanan Sekar #define __DT_BINDINGS_CLOCK_S700_H
14*d0e45d68SSaravanan Sekar 
15*d0e45d68SSaravanan Sekar #define CLK_NONE			0
16*d0e45d68SSaravanan Sekar 
17*d0e45d68SSaravanan Sekar /* pll clocks */
18*d0e45d68SSaravanan Sekar #define CLK_CORE_PLL			1
19*d0e45d68SSaravanan Sekar #define CLK_DEV_PLL			2
20*d0e45d68SSaravanan Sekar #define CLK_DDR_PLL			3
21*d0e45d68SSaravanan Sekar #define CLK_NAND_PLL			4
22*d0e45d68SSaravanan Sekar #define CLK_DISPLAY_PLL			5
23*d0e45d68SSaravanan Sekar #define CLK_TVOUT_PLL			6
24*d0e45d68SSaravanan Sekar #define CLK_CVBS_PLL			7
25*d0e45d68SSaravanan Sekar #define CLK_AUDIO_PLL			8
26*d0e45d68SSaravanan Sekar #define CLK_ETHERNET_PLL		9
27*d0e45d68SSaravanan Sekar 
28*d0e45d68SSaravanan Sekar /* system clock */
29*d0e45d68SSaravanan Sekar #define CLK_CPU				10
30*d0e45d68SSaravanan Sekar #define CLK_DEV				11
31*d0e45d68SSaravanan Sekar #define CLK_AHB				12
32*d0e45d68SSaravanan Sekar #define CLK_APB				13
33*d0e45d68SSaravanan Sekar #define CLK_DMAC			14
34*d0e45d68SSaravanan Sekar #define CLK_NOC0_CLK_MUX		15
35*d0e45d68SSaravanan Sekar #define CLK_NOC1_CLK_MUX		16
36*d0e45d68SSaravanan Sekar #define CLK_HP_CLK_MUX			17
37*d0e45d68SSaravanan Sekar #define CLK_HP_CLK_DIV			18
38*d0e45d68SSaravanan Sekar #define CLK_NOC1_CLK_DIV		19
39*d0e45d68SSaravanan Sekar #define CLK_NOC0			20
40*d0e45d68SSaravanan Sekar #define CLK_NOC1			21
41*d0e45d68SSaravanan Sekar #define CLK_SENOR_SRC			22
42*d0e45d68SSaravanan Sekar 
43*d0e45d68SSaravanan Sekar /* peripheral device clock */
44*d0e45d68SSaravanan Sekar #define CLK_GPIO			23
45*d0e45d68SSaravanan Sekar #define CLK_TIMER			24
46*d0e45d68SSaravanan Sekar #define CLK_DSI				25
47*d0e45d68SSaravanan Sekar #define CLK_CSI				26
48*d0e45d68SSaravanan Sekar #define CLK_SI				27
49*d0e45d68SSaravanan Sekar #define CLK_DE				28
50*d0e45d68SSaravanan Sekar #define CLK_HDE				29
51*d0e45d68SSaravanan Sekar #define CLK_VDE				30
52*d0e45d68SSaravanan Sekar #define CLK_VCE				31
53*d0e45d68SSaravanan Sekar #define CLK_NAND			32
54*d0e45d68SSaravanan Sekar #define CLK_SD0				33
55*d0e45d68SSaravanan Sekar #define CLK_SD1				34
56*d0e45d68SSaravanan Sekar #define CLK_SD2				35
57*d0e45d68SSaravanan Sekar 
58*d0e45d68SSaravanan Sekar #define CLK_UART0			36
59*d0e45d68SSaravanan Sekar #define CLK_UART1			37
60*d0e45d68SSaravanan Sekar #define CLK_UART2			38
61*d0e45d68SSaravanan Sekar #define CLK_UART3			39
62*d0e45d68SSaravanan Sekar #define CLK_UART4			40
63*d0e45d68SSaravanan Sekar #define CLK_UART5			41
64*d0e45d68SSaravanan Sekar #define CLK_UART6			42
65*d0e45d68SSaravanan Sekar 
66*d0e45d68SSaravanan Sekar #define CLK_PWM0			43
67*d0e45d68SSaravanan Sekar #define CLK_PWM1			44
68*d0e45d68SSaravanan Sekar #define CLK_PWM2			45
69*d0e45d68SSaravanan Sekar #define CLK_PWM3			46
70*d0e45d68SSaravanan Sekar #define CLK_PWM4			47
71*d0e45d68SSaravanan Sekar #define CLK_PWM5			48
72*d0e45d68SSaravanan Sekar #define CLK_GPU3D			49
73*d0e45d68SSaravanan Sekar 
74*d0e45d68SSaravanan Sekar #define CLK_I2C0			50
75*d0e45d68SSaravanan Sekar #define CLK_I2C1			51
76*d0e45d68SSaravanan Sekar #define CLK_I2C2			52
77*d0e45d68SSaravanan Sekar #define CLK_I2C3			53
78*d0e45d68SSaravanan Sekar 
79*d0e45d68SSaravanan Sekar #define CLK_SPI0			54
80*d0e45d68SSaravanan Sekar #define CLK_SPI1			55
81*d0e45d68SSaravanan Sekar #define CLK_SPI2			56
82*d0e45d68SSaravanan Sekar #define CLK_SPI3			57
83*d0e45d68SSaravanan Sekar 
84*d0e45d68SSaravanan Sekar #define CLK_USB3_480MPLL0		58
85*d0e45d68SSaravanan Sekar #define CLK_USB3_480MPHY0		59
86*d0e45d68SSaravanan Sekar #define CLK_USB3_5GPHY			60
87*d0e45d68SSaravanan Sekar #define CLK_USB3_CCE			61
88*d0e45d68SSaravanan Sekar #define CLK_USB3_MAC			62
89*d0e45d68SSaravanan Sekar 
90*d0e45d68SSaravanan Sekar #define CLK_LCD				63
91*d0e45d68SSaravanan Sekar #define CLK_HDMI_AUDIO			64
92*d0e45d68SSaravanan Sekar #define CLK_I2SRX			65
93*d0e45d68SSaravanan Sekar #define CLK_I2STX			66
94*d0e45d68SSaravanan Sekar 
95*d0e45d68SSaravanan Sekar #define CLK_SENSOR0			67
96*d0e45d68SSaravanan Sekar #define CLK_SENSOR1			68
97*d0e45d68SSaravanan Sekar 
98*d0e45d68SSaravanan Sekar #define CLK_HDMI_DEV			69
99*d0e45d68SSaravanan Sekar 
100*d0e45d68SSaravanan Sekar #define CLK_ETHERNET			70
101*d0e45d68SSaravanan Sekar #define CLK_RMII_REF			71
102*d0e45d68SSaravanan Sekar 
103*d0e45d68SSaravanan Sekar #define CLK_USB2H0_PLLEN		72
104*d0e45d68SSaravanan Sekar #define CLK_USB2H0_PHY			73
105*d0e45d68SSaravanan Sekar #define CLK_USB2H0_CCE			74
106*d0e45d68SSaravanan Sekar #define CLK_USB2H1_PLLEN		75
107*d0e45d68SSaravanan Sekar #define CLK_USB2H1_PHY			76
108*d0e45d68SSaravanan Sekar #define CLK_USB2H1_CCE			77
109*d0e45d68SSaravanan Sekar 
110*d0e45d68SSaravanan Sekar #define CLK_TVOUT			78
111*d0e45d68SSaravanan Sekar 
112*d0e45d68SSaravanan Sekar #define CLK_THERMAL_SENSOR		79
113*d0e45d68SSaravanan Sekar 
114*d0e45d68SSaravanan Sekar #define CLK_IRC_SWITCH			80
115*d0e45d68SSaravanan Sekar #define CLK_PCM1			81
116*d0e45d68SSaravanan Sekar #define CLK_NR_CLKS			(CLK_PCM1 + 1)
117*d0e45d68SSaravanan Sekar 
118*d0e45d68SSaravanan Sekar #endif /* __DT_BINDINGS_CLOCK_S700_H */
119