1f7018c21STomi Valkeinen #ifndef __RIVAFB_H 2f7018c21STomi Valkeinen #define __RIVAFB_H 3f7018c21STomi Valkeinen 4f7018c21STomi Valkeinen #include <linux/fb.h> 5f7018c21STomi Valkeinen #include <video/vga.h> 6f7018c21STomi Valkeinen #include <linux/i2c.h> 7f7018c21STomi Valkeinen #include <linux/i2c-algo-bit.h> 8f7018c21STomi Valkeinen 9f7018c21STomi Valkeinen #include "riva_hw.h" 10f7018c21STomi Valkeinen 11f7018c21STomi Valkeinen /* GGI compatibility macros */ 12f7018c21STomi Valkeinen #define NUM_SEQ_REGS 0x05 13f7018c21STomi Valkeinen #define NUM_CRT_REGS 0x41 14f7018c21STomi Valkeinen #define NUM_GRC_REGS 0x09 15f7018c21STomi Valkeinen #define NUM_ATC_REGS 0x15 16f7018c21STomi Valkeinen 17f7018c21STomi Valkeinen /* I2C */ 18f7018c21STomi Valkeinen #define DDC_SCL_READ_MASK (1 << 2) 19f7018c21STomi Valkeinen #define DDC_SCL_WRITE_MASK (1 << 5) 20f7018c21STomi Valkeinen #define DDC_SDA_READ_MASK (1 << 3) 21f7018c21STomi Valkeinen #define DDC_SDA_WRITE_MASK (1 << 4) 22f7018c21STomi Valkeinen 23f7018c21STomi Valkeinen /* holds the state of the VGA core and extended Riva hw state from riva_hw.c. 24f7018c21STomi Valkeinen * From KGI originally. */ 25f7018c21STomi Valkeinen struct riva_regs { 26f7018c21STomi Valkeinen u8 attr[NUM_ATC_REGS]; 27f7018c21STomi Valkeinen u8 crtc[NUM_CRT_REGS]; 28f7018c21STomi Valkeinen u8 gra[NUM_GRC_REGS]; 29f7018c21STomi Valkeinen u8 seq[NUM_SEQ_REGS]; 30f7018c21STomi Valkeinen u8 misc_output; 31f7018c21STomi Valkeinen RIVA_HW_STATE ext; 32f7018c21STomi Valkeinen }; 33f7018c21STomi Valkeinen 34f7018c21STomi Valkeinen struct riva_par; 35f7018c21STomi Valkeinen 36f7018c21STomi Valkeinen struct riva_i2c_chan { 37f7018c21STomi Valkeinen struct riva_par *par; 38f7018c21STomi Valkeinen unsigned long ddc_base; 39f7018c21STomi Valkeinen struct i2c_adapter adapter; 40f7018c21STomi Valkeinen struct i2c_algo_bit_data algo; 41f7018c21STomi Valkeinen }; 42f7018c21STomi Valkeinen 43f7018c21STomi Valkeinen struct riva_par { 44f7018c21STomi Valkeinen RIVA_HW_INST riva; /* interface to riva_hw.c */ 45f7018c21STomi Valkeinen u32 pseudo_palette[16]; /* default palette */ 46f7018c21STomi Valkeinen u32 palette[16]; /* for Riva128 */ 47f7018c21STomi Valkeinen u8 __iomem *ctrl_base; /* virtual control register base addr */ 48f7018c21STomi Valkeinen unsigned dclk_max; /* max DCLK */ 49f7018c21STomi Valkeinen 50f7018c21STomi Valkeinen struct riva_regs initial_state; /* initial startup video mode */ 51f7018c21STomi Valkeinen struct riva_regs current_state; 52f7018c21STomi Valkeinen #ifdef CONFIG_X86 53f7018c21STomi Valkeinen struct vgastate state; 54f7018c21STomi Valkeinen #endif 55f7018c21STomi Valkeinen struct mutex open_lock; 56f7018c21STomi Valkeinen unsigned int ref_count; 57f7018c21STomi Valkeinen unsigned char *EDID; 58f7018c21STomi Valkeinen unsigned int Chipset; 59f7018c21STomi Valkeinen int forceCRTC; 60f7018c21STomi Valkeinen Bool SecondCRTC; 61f7018c21STomi Valkeinen int FlatPanel; 62f7018c21STomi Valkeinen struct pci_dev *pdev; 63f7018c21STomi Valkeinen int cursor_reset; 64*04dc78b4SLuis R. Rodriguez int wc_cookie; 65f7018c21STomi Valkeinen struct riva_i2c_chan chan[3]; 66f7018c21STomi Valkeinen }; 67f7018c21STomi Valkeinen 68f7018c21STomi Valkeinen void riva_common_setup(struct riva_par *); 69f7018c21STomi Valkeinen unsigned long riva_get_memlen(struct riva_par *); 70f7018c21STomi Valkeinen unsigned long riva_get_maxdclk(struct riva_par *); 71f7018c21STomi Valkeinen void riva_delete_i2c_busses(struct riva_par *par); 72f7018c21STomi Valkeinen void riva_create_i2c_busses(struct riva_par *par); 73f7018c21STomi Valkeinen int riva_probe_i2c_connector(struct riva_par *par, int conn, u8 **out_edid); 74f7018c21STomi Valkeinen 75f7018c21STomi Valkeinen #endif /* __RIVAFB_H */ 76