1*71e2f4ddSJiaxun Yang // SPDX-License-Identifier: GPL-2.0-or-later
2*71e2f4ddSJiaxun Yang /*
3*71e2f4ddSJiaxun Yang * the EHCI Virtual Support Module of AMD CS5536
4*71e2f4ddSJiaxun Yang *
5*71e2f4ddSJiaxun Yang * Copyright (C) 2007 Lemote, Inc.
6*71e2f4ddSJiaxun Yang * Author : jlliu, liujl@lemote.com
7*71e2f4ddSJiaxun Yang *
8*71e2f4ddSJiaxun Yang * Copyright (C) 2009 Lemote, Inc.
9*71e2f4ddSJiaxun Yang * Author: Wu Zhangjin, wuzhangjin@gmail.com
10*71e2f4ddSJiaxun Yang */
11*71e2f4ddSJiaxun Yang
12*71e2f4ddSJiaxun Yang #include <cs5536/cs5536.h>
13*71e2f4ddSJiaxun Yang #include <cs5536/cs5536_pci.h>
14*71e2f4ddSJiaxun Yang
pci_ehci_write_reg(int reg,u32 value)15*71e2f4ddSJiaxun Yang void pci_ehci_write_reg(int reg, u32 value)
16*71e2f4ddSJiaxun Yang {
17*71e2f4ddSJiaxun Yang u32 hi = 0, lo = value;
18*71e2f4ddSJiaxun Yang
19*71e2f4ddSJiaxun Yang switch (reg) {
20*71e2f4ddSJiaxun Yang case PCI_COMMAND:
21*71e2f4ddSJiaxun Yang _rdmsr(USB_MSR_REG(USB_EHCI), &hi, &lo);
22*71e2f4ddSJiaxun Yang if (value & PCI_COMMAND_MASTER)
23*71e2f4ddSJiaxun Yang hi |= PCI_COMMAND_MASTER;
24*71e2f4ddSJiaxun Yang else
25*71e2f4ddSJiaxun Yang hi &= ~PCI_COMMAND_MASTER;
26*71e2f4ddSJiaxun Yang
27*71e2f4ddSJiaxun Yang if (value & PCI_COMMAND_MEMORY)
28*71e2f4ddSJiaxun Yang hi |= PCI_COMMAND_MEMORY;
29*71e2f4ddSJiaxun Yang else
30*71e2f4ddSJiaxun Yang hi &= ~PCI_COMMAND_MEMORY;
31*71e2f4ddSJiaxun Yang _wrmsr(USB_MSR_REG(USB_EHCI), hi, lo);
32*71e2f4ddSJiaxun Yang break;
33*71e2f4ddSJiaxun Yang case PCI_STATUS:
34*71e2f4ddSJiaxun Yang if (value & PCI_STATUS_PARITY) {
35*71e2f4ddSJiaxun Yang _rdmsr(SB_MSR_REG(SB_ERROR), &hi, &lo);
36*71e2f4ddSJiaxun Yang if (lo & SB_PARE_ERR_FLAG) {
37*71e2f4ddSJiaxun Yang lo = (lo & 0x0000ffff) | SB_PARE_ERR_FLAG;
38*71e2f4ddSJiaxun Yang _wrmsr(SB_MSR_REG(SB_ERROR), hi, lo);
39*71e2f4ddSJiaxun Yang }
40*71e2f4ddSJiaxun Yang }
41*71e2f4ddSJiaxun Yang break;
42*71e2f4ddSJiaxun Yang case PCI_BAR0_REG:
43*71e2f4ddSJiaxun Yang if (value == PCI_BAR_RANGE_MASK) {
44*71e2f4ddSJiaxun Yang _rdmsr(GLCP_MSR_REG(GLCP_SOFT_COM), &hi, &lo);
45*71e2f4ddSJiaxun Yang lo |= SOFT_BAR_EHCI_FLAG;
46*71e2f4ddSJiaxun Yang _wrmsr(GLCP_MSR_REG(GLCP_SOFT_COM), hi, lo);
47*71e2f4ddSJiaxun Yang } else if ((value & 0x01) == 0x00) {
48*71e2f4ddSJiaxun Yang _rdmsr(USB_MSR_REG(USB_EHCI), &hi, &lo);
49*71e2f4ddSJiaxun Yang lo = value;
50*71e2f4ddSJiaxun Yang _wrmsr(USB_MSR_REG(USB_EHCI), hi, lo);
51*71e2f4ddSJiaxun Yang
52*71e2f4ddSJiaxun Yang value &= 0xfffffff0;
53*71e2f4ddSJiaxun Yang hi = 0x40000000 | ((value & 0xff000000) >> 24);
54*71e2f4ddSJiaxun Yang lo = 0x000fffff | ((value & 0x00fff000) << 8);
55*71e2f4ddSJiaxun Yang _wrmsr(GLIU_MSR_REG(GLIU_P2D_BM4), hi, lo);
56*71e2f4ddSJiaxun Yang }
57*71e2f4ddSJiaxun Yang break;
58*71e2f4ddSJiaxun Yang case PCI_EHCI_LEGSMIEN_REG:
59*71e2f4ddSJiaxun Yang _rdmsr(USB_MSR_REG(USB_EHCI), &hi, &lo);
60*71e2f4ddSJiaxun Yang hi &= 0x003f0000;
61*71e2f4ddSJiaxun Yang hi |= (value & 0x3f) << 16;
62*71e2f4ddSJiaxun Yang _wrmsr(USB_MSR_REG(USB_EHCI), hi, lo);
63*71e2f4ddSJiaxun Yang break;
64*71e2f4ddSJiaxun Yang case PCI_EHCI_FLADJ_REG:
65*71e2f4ddSJiaxun Yang _rdmsr(USB_MSR_REG(USB_EHCI), &hi, &lo);
66*71e2f4ddSJiaxun Yang hi &= ~0x00003f00;
67*71e2f4ddSJiaxun Yang hi |= value & 0x00003f00;
68*71e2f4ddSJiaxun Yang _wrmsr(USB_MSR_REG(USB_EHCI), hi, lo);
69*71e2f4ddSJiaxun Yang break;
70*71e2f4ddSJiaxun Yang default:
71*71e2f4ddSJiaxun Yang break;
72*71e2f4ddSJiaxun Yang }
73*71e2f4ddSJiaxun Yang }
74*71e2f4ddSJiaxun Yang
pci_ehci_read_reg(int reg)75*71e2f4ddSJiaxun Yang u32 pci_ehci_read_reg(int reg)
76*71e2f4ddSJiaxun Yang {
77*71e2f4ddSJiaxun Yang u32 conf_data = 0;
78*71e2f4ddSJiaxun Yang u32 hi, lo;
79*71e2f4ddSJiaxun Yang
80*71e2f4ddSJiaxun Yang switch (reg) {
81*71e2f4ddSJiaxun Yang case PCI_VENDOR_ID:
82*71e2f4ddSJiaxun Yang conf_data =
83*71e2f4ddSJiaxun Yang CFG_PCI_VENDOR_ID(CS5536_EHCI_DEVICE_ID, CS5536_VENDOR_ID);
84*71e2f4ddSJiaxun Yang break;
85*71e2f4ddSJiaxun Yang case PCI_COMMAND:
86*71e2f4ddSJiaxun Yang _rdmsr(USB_MSR_REG(USB_EHCI), &hi, &lo);
87*71e2f4ddSJiaxun Yang if (hi & PCI_COMMAND_MASTER)
88*71e2f4ddSJiaxun Yang conf_data |= PCI_COMMAND_MASTER;
89*71e2f4ddSJiaxun Yang if (hi & PCI_COMMAND_MEMORY)
90*71e2f4ddSJiaxun Yang conf_data |= PCI_COMMAND_MEMORY;
91*71e2f4ddSJiaxun Yang break;
92*71e2f4ddSJiaxun Yang case PCI_STATUS:
93*71e2f4ddSJiaxun Yang conf_data |= PCI_STATUS_66MHZ;
94*71e2f4ddSJiaxun Yang conf_data |= PCI_STATUS_FAST_BACK;
95*71e2f4ddSJiaxun Yang _rdmsr(SB_MSR_REG(SB_ERROR), &hi, &lo);
96*71e2f4ddSJiaxun Yang if (lo & SB_PARE_ERR_FLAG)
97*71e2f4ddSJiaxun Yang conf_data |= PCI_STATUS_PARITY;
98*71e2f4ddSJiaxun Yang conf_data |= PCI_STATUS_DEVSEL_MEDIUM;
99*71e2f4ddSJiaxun Yang break;
100*71e2f4ddSJiaxun Yang case PCI_CLASS_REVISION:
101*71e2f4ddSJiaxun Yang _rdmsr(USB_MSR_REG(USB_CAP), &hi, &lo);
102*71e2f4ddSJiaxun Yang conf_data = lo & 0x000000ff;
103*71e2f4ddSJiaxun Yang conf_data |= (CS5536_EHCI_CLASS_CODE << 8);
104*71e2f4ddSJiaxun Yang break;
105*71e2f4ddSJiaxun Yang case PCI_CACHE_LINE_SIZE:
106*71e2f4ddSJiaxun Yang conf_data =
107*71e2f4ddSJiaxun Yang CFG_PCI_CACHE_LINE_SIZE(PCI_NORMAL_HEADER_TYPE,
108*71e2f4ddSJiaxun Yang PCI_NORMAL_LATENCY_TIMER);
109*71e2f4ddSJiaxun Yang break;
110*71e2f4ddSJiaxun Yang case PCI_BAR0_REG:
111*71e2f4ddSJiaxun Yang _rdmsr(GLCP_MSR_REG(GLCP_SOFT_COM), &hi, &lo);
112*71e2f4ddSJiaxun Yang if (lo & SOFT_BAR_EHCI_FLAG) {
113*71e2f4ddSJiaxun Yang conf_data = CS5536_EHCI_RANGE |
114*71e2f4ddSJiaxun Yang PCI_BASE_ADDRESS_SPACE_MEMORY;
115*71e2f4ddSJiaxun Yang lo &= ~SOFT_BAR_EHCI_FLAG;
116*71e2f4ddSJiaxun Yang _wrmsr(GLCP_MSR_REG(GLCP_SOFT_COM), hi, lo);
117*71e2f4ddSJiaxun Yang } else {
118*71e2f4ddSJiaxun Yang _rdmsr(USB_MSR_REG(USB_EHCI), &hi, &lo);
119*71e2f4ddSJiaxun Yang conf_data = lo & 0xfffff000;
120*71e2f4ddSJiaxun Yang }
121*71e2f4ddSJiaxun Yang break;
122*71e2f4ddSJiaxun Yang case PCI_CARDBUS_CIS:
123*71e2f4ddSJiaxun Yang conf_data = PCI_CARDBUS_CIS_POINTER;
124*71e2f4ddSJiaxun Yang break;
125*71e2f4ddSJiaxun Yang case PCI_SUBSYSTEM_VENDOR_ID:
126*71e2f4ddSJiaxun Yang conf_data =
127*71e2f4ddSJiaxun Yang CFG_PCI_VENDOR_ID(CS5536_EHCI_SUB_ID, CS5536_SUB_VENDOR_ID);
128*71e2f4ddSJiaxun Yang break;
129*71e2f4ddSJiaxun Yang case PCI_ROM_ADDRESS:
130*71e2f4ddSJiaxun Yang conf_data = PCI_EXPANSION_ROM_BAR;
131*71e2f4ddSJiaxun Yang break;
132*71e2f4ddSJiaxun Yang case PCI_CAPABILITY_LIST:
133*71e2f4ddSJiaxun Yang conf_data = PCI_CAPLIST_USB_POINTER;
134*71e2f4ddSJiaxun Yang break;
135*71e2f4ddSJiaxun Yang case PCI_INTERRUPT_LINE:
136*71e2f4ddSJiaxun Yang conf_data =
137*71e2f4ddSJiaxun Yang CFG_PCI_INTERRUPT_LINE(PCI_DEFAULT_PIN, CS5536_USB_INTR);
138*71e2f4ddSJiaxun Yang break;
139*71e2f4ddSJiaxun Yang case PCI_EHCI_LEGSMIEN_REG:
140*71e2f4ddSJiaxun Yang _rdmsr(USB_MSR_REG(USB_EHCI), &hi, &lo);
141*71e2f4ddSJiaxun Yang conf_data = (hi & 0x003f0000) >> 16;
142*71e2f4ddSJiaxun Yang break;
143*71e2f4ddSJiaxun Yang case PCI_EHCI_LEGSMISTS_REG:
144*71e2f4ddSJiaxun Yang _rdmsr(USB_MSR_REG(USB_EHCI), &hi, &lo);
145*71e2f4ddSJiaxun Yang conf_data = (hi & 0x3f000000) >> 24;
146*71e2f4ddSJiaxun Yang break;
147*71e2f4ddSJiaxun Yang case PCI_EHCI_FLADJ_REG:
148*71e2f4ddSJiaxun Yang _rdmsr(USB_MSR_REG(USB_EHCI), &hi, &lo);
149*71e2f4ddSJiaxun Yang conf_data = hi & 0x00003f00;
150*71e2f4ddSJiaxun Yang break;
151*71e2f4ddSJiaxun Yang default:
152*71e2f4ddSJiaxun Yang break;
153*71e2f4ddSJiaxun Yang }
154*71e2f4ddSJiaxun Yang
155*71e2f4ddSJiaxun Yang return conf_data;
156*71e2f4ddSJiaxun Yang }
157