1*90ad3031SOlivier Dautricourt# SPDX-License-Identifier: GPL-2.0-only OR BSD-2-Clause 2*90ad3031SOlivier Dautricourt%YAML 1.2 3*90ad3031SOlivier Dautricourt--- 4*90ad3031SOlivier Dautricourt$id: http://devicetree.org/schemas/dma/altr,msgdma.yaml# 5*90ad3031SOlivier Dautricourt$schema: http://devicetree.org/meta-schemas/core.yaml# 6*90ad3031SOlivier Dautricourt 7*90ad3031SOlivier Dautricourttitle: Altera mSGDMA IP core 8*90ad3031SOlivier Dautricourt 9*90ad3031SOlivier Dautricourtmaintainers: 10*90ad3031SOlivier Dautricourt - Olivier Dautricourt <olivier.dautricourt@orolia.com> 11*90ad3031SOlivier Dautricourt 12*90ad3031SOlivier Dautricourtdescription: | 13*90ad3031SOlivier Dautricourt Altera / Intel modular Scatter-Gather Direct Memory Access (mSGDMA) 14*90ad3031SOlivier Dautricourt intellectual property (IP) 15*90ad3031SOlivier Dautricourt 16*90ad3031SOlivier DautricourtallOf: 17*90ad3031SOlivier Dautricourt - $ref: "dma-controller.yaml#" 18*90ad3031SOlivier Dautricourt 19*90ad3031SOlivier Dautricourtproperties: 20*90ad3031SOlivier Dautricourt compatible: 21*90ad3031SOlivier Dautricourt const: altr,socfpga-msgdma 22*90ad3031SOlivier Dautricourt 23*90ad3031SOlivier Dautricourt reg: 24*90ad3031SOlivier Dautricourt items: 25*90ad3031SOlivier Dautricourt - description: Control and Status Register Slave Port 26*90ad3031SOlivier Dautricourt - description: Descriptor Slave Port 27*90ad3031SOlivier Dautricourt - description: Response Slave Port 28*90ad3031SOlivier Dautricourt 29*90ad3031SOlivier Dautricourt reg-names: 30*90ad3031SOlivier Dautricourt items: 31*90ad3031SOlivier Dautricourt - const: csr 32*90ad3031SOlivier Dautricourt - const: desc 33*90ad3031SOlivier Dautricourt - const: resp 34*90ad3031SOlivier Dautricourt 35*90ad3031SOlivier Dautricourt interrupts: 36*90ad3031SOlivier Dautricourt maxItems: 1 37*90ad3031SOlivier Dautricourt 38*90ad3031SOlivier Dautricourt "#dma-cells": 39*90ad3031SOlivier Dautricourt const: 1 40*90ad3031SOlivier Dautricourt description: 41*90ad3031SOlivier Dautricourt The cell identifies the channel id (must be 0) 42*90ad3031SOlivier Dautricourt 43*90ad3031SOlivier Dautricourtrequired: 44*90ad3031SOlivier Dautricourt - compatible 45*90ad3031SOlivier Dautricourt - reg 46*90ad3031SOlivier Dautricourt - reg-names 47*90ad3031SOlivier Dautricourt - interrupts 48*90ad3031SOlivier Dautricourt 49*90ad3031SOlivier DautricourtunevaluatedProperties: false 50*90ad3031SOlivier Dautricourt 51*90ad3031SOlivier Dautricourtexamples: 52*90ad3031SOlivier Dautricourt - | 53*90ad3031SOlivier Dautricourt #include <dt-bindings/interrupt-controller/irq.h> 54*90ad3031SOlivier Dautricourt 55*90ad3031SOlivier Dautricourt msgdma_controller: dma-controller@ff200b00 { 56*90ad3031SOlivier Dautricourt compatible = "altr,socfpga-msgdma"; 57*90ad3031SOlivier Dautricourt reg = <0xff200b00 0x100>, <0xff200c00 0x100>, <0xff200d00 0x100>; 58*90ad3031SOlivier Dautricourt reg-names = "csr", "desc", "resp"; 59*90ad3031SOlivier Dautricourt interrupts = <0 67 IRQ_TYPE_LEVEL_HIGH>; 60*90ad3031SOlivier Dautricourt #dma-cells = <1>; 61*90ad3031SOlivier Dautricourt }; 62