| /openbmc/linux/drivers/gpu/drm/amd/pm/swsmu/smu13/ |
| H A D | aldebaran_ppt.h | 55 uint8_t pcie_lane[ALDEBARAN_MAX_PCIE_CONF]; member
|
| H A D | smu_v13_0_7_ppt.c | 693 pcie_table->pcie_lane[pcie_table->num_of_link_levels] = in smu_v13_0_7_set_default_dpm_table()
1254 (pcie_table->pcie_lane[i] == 1) ? "x1" : in smu_v13_0_7_print_clk_levels()
1255 (pcie_table->pcie_lane[i] == 2) ? "x2" : in smu_v13_0_7_print_clk_levels()
1256 (pcie_table->pcie_lane[i] == 3) ? "x4" : in smu_v13_0_7_print_clk_levels()
1257 (pcie_table->pcie_lane[i] == 4) ? "x8" : in smu_v13_0_7_print_clk_levels()
1258 (pcie_table->pcie_lane[i] == 5) ? "x12" : in smu_v13_0_7_print_clk_levels()
1259 (pcie_table->pcie_lane[i] == 6) ? "x16" : "", in smu_v13_0_7_print_clk_levels()
1262 (lane_width == DECODE_LANE_WIDTH(pcie_table->pcie_lane[i])) ? in smu_v13_0_7_print_clk_levels()
|
| H A D | smu_v13_0_0_ppt.c | 703 pcie_table->pcie_lane[pcie_table->num_of_link_levels] = in smu_v13_0_0_set_default_dpm_table()
1273 (pcie_table->pcie_lane[i] == 1) ? "x1" : in smu_v13_0_0_print_clk_levels()
1274 (pcie_table->pcie_lane[i] == 2) ? "x2" : in smu_v13_0_0_print_clk_levels()
1275 (pcie_table->pcie_lane[i] == 3) ? "x4" : in smu_v13_0_0_print_clk_levels()
1276 (pcie_table->pcie_lane[i] == 4) ? "x8" : in smu_v13_0_0_print_clk_levels()
1277 (pcie_table->pcie_lane[i] == 5) ? "x12" : in smu_v13_0_0_print_clk_levels()
1278 (pcie_table->pcie_lane[i] == 6) ? "x16" : "", in smu_v13_0_0_print_clk_levels()
1281 (lane_width == DECODE_LANE_WIDTH(pcie_table->pcie_lane[i])) ? in smu_v13_0_0_print_clk_levels()
|
| H A D | smu_v13_0.c | 2442 if (pcie_table->pcie_lane[num_of_levels - 1] < pcie_width_cap) in smu_v13_0_update_pcie_parameters()
2443 pcie_width_cap = pcie_table->pcie_lane[num_of_levels - 1]; in smu_v13_0_update_pcie_parameters()
2448 pcie_table->pcie_lane[i] = pcie_width_cap; in smu_v13_0_update_pcie_parameters()
2454 if (pcie_table->pcie_lane[i] > pcie_width_cap) in smu_v13_0_update_pcie_parameters()
2455 pcie_table->pcie_lane[i] = pcie_width_cap; in smu_v13_0_update_pcie_parameters()
2462 smu_pcie_arg |= pcie_table->pcie_lane[i]; in smu_v13_0_update_pcie_parameters()
|
| /openbmc/linux/drivers/gpu/drm/amd/pm/swsmu/smu11/ |
| H A D | arcturus_ppt.h | 55 uint8_t pcie_lane[MAX_PCIE_CONF]; member
|
| H A D | navi10_ppt.c | 1351 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 1) ? "x1" : in navi10_emit_clk_levels()
1352 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 2) ? "x2" : in navi10_emit_clk_levels()
1353 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 3) ? "x4" : in navi10_emit_clk_levels()
1354 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 4) ? "x8" : in navi10_emit_clk_levels()
1355 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 5) ? "x12" : in navi10_emit_clk_levels()
1356 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 6) ? "x16" : "", in navi10_emit_clk_levels()
1359 (lane_width == dpm_context->dpm_tables.pcie_table.pcie_lane[i]) ? in navi10_emit_clk_levels()
1555 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 1) ? "x1" : in navi10_print_clk_levels()
1556 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 2) ? "x2" : in navi10_print_clk_levels()
1557 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 3) ? "x4" : in navi10_print_clk_levels()
[all …]
|
| H A D | sienna_cichlid_ppt.c | 1346 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 1) ? "x1" : in sienna_cichlid_print_clk_levels()
1347 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 2) ? "x2" : in sienna_cichlid_print_clk_levels()
1348 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 3) ? "x4" : in sienna_cichlid_print_clk_levels()
1349 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 4) ? "x8" : in sienna_cichlid_print_clk_levels()
1350 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 5) ? "x12" : in sienna_cichlid_print_clk_levels()
1351 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 6) ? "x16" : "", in sienna_cichlid_print_clk_levels()
1354 (lane_width == dpm_context->dpm_tables.pcie_table.pcie_lane[i]) ? in sienna_cichlid_print_clk_levels()
2113 pcie_table->pcie_lane[0] = max_lane_width; in sienna_cichlid_update_pcie_parameters()
2116 pcie_table->pcie_lane[0] = min_lane_width; in sienna_cichlid_update_pcie_parameters()
2119 pcie_table->pcie_lane[1] = max_lane_width; in sienna_cichlid_update_pcie_parameters()
[all …]
|
| /openbmc/linux/drivers/gpu/drm/amd/pm/powerplay/hwmgr/ |
| H A D | smu7_hwmgr.c | 3480 smu7_ps->performance_levels[i].pcie_lane = data->pcie_gen_performance.max; in smu7_apply_state_adjust_rules()
3571 ps->performance_levels[0].pcie_lane = data->vbios_boot_state.pcie_lane_bootup_value; in smu7_dpm_patch_boot_state()
3666 performance_level->pcie_lane = get_pcie_lane_support(data->pcie_lane_cap, in smu7_get_pp_table_entry_callback_func_v1()
3683 performance_level->pcie_lane = get_pcie_lane_support(data->pcie_lane_cap, in smu7_get_pp_table_entry_callback_func_v1()
3750 ps->performance_levels[i].pcie_lane) in smu7_get_pp_table_entry_v1()
3752 ps->performance_levels[i].pcie_lane; in smu7_get_pp_table_entry_v1()
3754 ps->performance_levels[i].pcie_lane) in smu7_get_pp_table_entry_v1()
3756 ps->performance_levels[i].pcie_lane; in smu7_get_pp_table_entry_v1()
3774 ps->performance_levels[i].pcie_lane) in smu7_get_pp_table_entry_v1()
3776 ps->performance_levels[i].pcie_lane; in smu7_get_pp_table_entry_v1()
[all …]
|
| H A D | smu7_hwmgr.h | 58 uint16_t pcie_lane; member
|
| H A D | vega12_hwmgr.h | 120 uint8_t pcie_lane[MAX_PCIE_CONF]; member
|
| H A D | vega10_hwmgr.h | 142 uint8_t pcie_lane[MAX_PCIE_CONF]; member
|
| H A D | vega20_hwmgr.h | 173 uint8_t pcie_lane[MAX_PCIE_CONF]; member
|
| H A D | vega10_hwmgr.c | 1281 pcie_table->pcie_lane[i] = (uint8_t)encode_pcie_lane_width( in vega10_setup_default_pcie_table()
1284 pcie_table->pcie_lane[i] = (uint8_t)encode_pcie_lane_width( in vega10_setup_default_pcie_table()
1577 pp_table->PcieLaneCount[i] = pcie_table->pcie_lane[i]; in vega10_populate_smc_link_levels()
1590 pp_table->PcieLaneCount[i] = pcie_table->pcie_lane[j]; in vega10_populate_smc_link_levels()
|
| /openbmc/linux/drivers/gpu/drm/amd/pm/swsmu/inc/ |
| H A D | smu_v13_0.h | 86 uint8_t pcie_lane[MAX_PCIE_CONF]; member
|
| H A D | smu_v11_0.h | 98 uint8_t pcie_lane[MAX_PCIE_CONF]; member
|
| /openbmc/linux/drivers/gpu/drm/radeon/ |
| H A D | ci_dpm.h | 43 u16 pcie_lane; member
|
| H A D | ci_dpm.c | 3737 state->performance_levels[0].pcie_lane, in ci_trim_dpm_states()
3739 state->performance_levels[high_limit_count].pcie_lane); in ci_trim_dpm_states()
5454 pl->pcie_lane = r600_get_pcie_lane_support(rdev, in ci_parse_pplib_clock_info()
5473 pl->pcie_lane = pi->vbios_boot_state.pcie_lane_bootup_value; in ci_parse_pplib_clock_info()
5483 if (pi->pcie_lane_powersaving.max < pl->pcie_lane) in ci_parse_pplib_clock_info()
5484 pi->pcie_lane_powersaving.max = pl->pcie_lane; in ci_parse_pplib_clock_info()
5485 if (pi->pcie_lane_powersaving.min > pl->pcie_lane) in ci_parse_pplib_clock_info()
5486 pi->pcie_lane_powersaving.min = pl->pcie_lane; in ci_parse_pplib_clock_info()
5494 if (pi->pcie_lane_performance.max < pl->pcie_lane) in ci_parse_pplib_clock_info()
5495 pi->pcie_lane_performance.max = pl->pcie_lane; in ci_parse_pplib_clock_info()
[all …]
|
| /openbmc/linux/arch/arm/boot/dts/qcom/ |
| H A D | qcom-sdx55.dtsi | 382 phys = <&pcie_lane>;
431 phys = <&pcie_lane>;
462 pcie_lane: lanes@1c06000 { label
|