| /openbmc/qemu/tcg/mips/ |
| H A D | tcg-target.h | 38 TCG_REG_V0, enumerator
|
| H A D | tcg-target.c.inc | 109 TCG_REG_V0,
139 return TCG_REG_V0 + slot;
1618 base = TCG_REG_V0;
1625 base = TCG_REG_V0;
1634 tcg_out_opc_imm(s, ALIAS_PADDI, TCG_REG_V0, base, lo);
2445 tcg_out_mov(s, TCG_TYPE_REG, TCG_REG_V0, TCG_REG_ZERO);
2592 tcg_regset_set_reg(tcg_target_call_clobber_regs, TCG_REG_V0);
|
| /openbmc/qemu/tcg/loongarch64/ |
| H A D | tcg-target.h | 73 TCG_REG_V0 = 32, TCG_REG_V1, TCG_REG_V2, TCG_REG_V3, enumerator
|
| H A D | tcg-target.c.inc | 139 TCG_REG_V0, TCG_REG_V1, TCG_REG_V2, TCG_REG_V3,
306 if (ret < TCG_REG_V0) {
307 if (arg < TCG_REG_V0) {
317 if (arg < TCG_REG_V0) {
835 if (dest < TCG_REG_V0) {
843 if (dest < TCG_REG_V0) {
875 if (src < TCG_REG_V0) {
883 if (src < TCG_REG_V0) {
|
| /openbmc/qemu/tcg/aarch64/ |
| H A D | tcg-target.h | 35 TCG_REG_V0 = 32, TCG_REG_V1, TCG_REG_V2, TCG_REG_V3, enumerator
|
| H A D | tcg-target.c.inc | 54 TCG_REG_V0, TCG_REG_V1, TCG_REG_V2, TCG_REG_V3,
|
| /openbmc/qemu/tcg/ppc/ |
| H A D | tcg-target.h | 45 TCG_REG_V0, TCG_REG_V1, TCG_REG_V2, TCG_REG_V3, enumerator
|
| H A D | tcg-target.c.inc | 82 #define TCG_VEC_TMP1 TCG_REG_V0
862 if (ret < TCG_REG_V0) {
863 if (arg < TCG_REG_V0) {
874 } else if (arg < TCG_REG_V0) {
887 tcg_debug_assert(ret >= TCG_REG_V0 && arg >= TCG_REG_V0);
1366 tcg_debug_assert(ret < TCG_REG_V0);
1523 if (rt > TCG_REG_R0 && rt < TCG_REG_V0) {
1632 if (ret < TCG_REG_V0) {
1648 if (ret < TCG_REG_V0) {
1655 tcg_debug_assert(ret >= TCG_REG_V0);
[all …]
|
| /openbmc/qemu/tcg/riscv/ |
| H A D | tcg-target.c.inc | 80 /* Vector registers and TCG_REG_V0 reserved for mask. */
985 tcg_debug_assert(data >= TCG_REG_V0);
986 tcg_debug_assert(addr < TCG_REG_V0);
1542 tcg_out_opc_vi(s, tcg_cmpcond_to_rvv_vi[cond].op, TCG_REG_V0, cmp1,
1546 TCG_REG_V0, cmp2, cmp1);
1549 TCG_REG_V0, cmp1, cmp2);
2493 tcg_out_vshifti(s, OPC_VSLL_VI, OPC_VSLL_VX, TCG_REG_V0, a1, a2);
2496 tcg_out_opc_vv(s, OPC_VOR_VV, a0, a0, TCG_REG_V0);
2500 tcg_out_opc_vx(s, OPC_VSLL_VX, TCG_REG_V0, a1, a2);
2503 tcg_out_opc_vv(s, OPC_VOR_VV, a0, a0, TCG_REG_V0);
[all …]
|
| H A D | tcg-target.h | 45 TCG_REG_V0, TCG_REG_V1, TCG_REG_V2, TCG_REG_V3, enumerator
|
| /openbmc/qemu/tcg/s390x/ |
| H A D | tcg-target.h | 39 TCG_REG_V0 = 32, TCG_REG_V1, TCG_REG_V2, TCG_REG_V3, enumerator
|
| H A D | tcg-target.c.inc | 361 TCG_REG_V0,
459 return r >= TCG_REG_V0 && r <= TCG_REG_V31;
3519 tcg_regset_set_reg(tcg_target_call_clobber_regs, TCG_REG_V0);
|