Lines Matching full:en
35 * EN - Pull type selection is active
78 MUX_VAL(CP(SDRC_DQS0N), (IEN | PTD | EN | M0)) \
79 MUX_VAL(CP(SDRC_DQS1N), (IEN | PTD | EN | M0)) \
80 MUX_VAL(CP(SDRC_DQS2N), (IEN | PTD | EN | M0)) \
81 MUX_VAL(CP(SDRC_DQS3N), (IEN | PTD | EN | M0)) \
84 MUX_VAL(CP(STRBEN_DLY0), (IEN | PTD | EN | M0)) \
85 MUX_VAL(CP(STRBEN_DLY1), (IEN | PTD | EN | M0)) \
87 MUX_VAL(CP(GPMC_A1), (IDIS | PTU | EN | M0)) \
88 MUX_VAL(CP(GPMC_A2), (IDIS | PTU | EN | M0)) \
89 MUX_VAL(CP(GPMC_A3), (IDIS | PTU | EN | M0)) \
90 MUX_VAL(CP(GPMC_A4), (IDIS | PTU | EN | M0)) \
91 MUX_VAL(CP(GPMC_A5), (IDIS | PTU | EN | M0)) \
92 MUX_VAL(CP(GPMC_A6), (IDIS | PTU | EN | M0)) \
93 MUX_VAL(CP(GPMC_A7), (IDIS | PTU | EN | M0)) \
94 MUX_VAL(CP(GPMC_A8), (IDIS | PTU | EN | M0)) \
95 MUX_VAL(CP(GPMC_A9), (IDIS | PTU | EN | M0)) \
96 MUX_VAL(CP(GPMC_A10), (IDIS | PTU | EN | M0)) \
97 MUX_VAL(CP(GPMC_D0), (IEN | PTU | EN | M0)) \
98 MUX_VAL(CP(GPMC_D1), (IEN | PTU | EN | M0)) \
99 MUX_VAL(CP(GPMC_D2), (IEN | PTU | EN | M0)) \
100 MUX_VAL(CP(GPMC_D3), (IEN | PTU | EN | M0)) \
101 MUX_VAL(CP(GPMC_D4), (IEN | PTU | EN | M0)) \
102 MUX_VAL(CP(GPMC_D5), (IEN | PTU | EN | M0)) \
103 MUX_VAL(CP(GPMC_D6), (IEN | PTU | EN | M0)) \
104 MUX_VAL(CP(GPMC_D7), (IEN | PTU | EN | M0)) \
105 MUX_VAL(CP(GPMC_D8), (IEN | PTU | EN | M0)) \
106 MUX_VAL(CP(GPMC_D9), (IEN | PTU | EN | M0)) \
107 MUX_VAL(CP(GPMC_D10), (IEN | PTU | EN | M0)) \
108 MUX_VAL(CP(GPMC_D11), (IEN | PTU | EN | M0)) \
109 MUX_VAL(CP(GPMC_D12), (IEN | PTU | EN | M0)) \
110 MUX_VAL(CP(GPMC_D13), (IEN | PTU | EN | M0)) \
111 MUX_VAL(CP(GPMC_D14), (IEN | PTU | EN | M0)) \
112 MUX_VAL(CP(GPMC_D15), (IEN | PTU | EN | M0)) \
113 MUX_VAL(CP(GPMC_NCS0), (IDIS | PTU | EN | M0)) \
114 MUX_VAL(CP(GPMC_NCS1), (IEN | PTU | EN | M0)) \
115 MUX_VAL(CP(GPMC_NCS2), (IDIS | PTD | EN | M4))/* GPIO 53 */\
116 MUX_VAL(CP(GPMC_NCS3), (IEN | PTU | EN | M4)) /* GPIO 54 */\
117 MUX_VAL(CP(GPMC_NCS4), (IEN | PTD | EN | M4)) \
119 MUX_VAL(CP(GPMC_NCS5), (IDIS | PTU | EN | M4)) \
120 MUX_VAL(CP(GPMC_NCS6), (IDIS | PTD | EN | M3)) /*PWM11*/ \
121 MUX_VAL(CP(GPMC_NCS7), (IDIS | PTD | EN | M4)) /*GPIO_58*/ \
122 MUX_VAL(CP(GPMC_CLK), (IDIS | PTU | EN | M0)) \
126 MUX_VAL(CP(GPMC_NBE0_CLE), (IDIS | PTU | EN | M0)) \
127 MUX_VAL(CP(GPMC_NBE1), (IEN | PTU | EN | M0)) \
130 MUX_VAL(CP(GPMC_WAIT0), (IEN | PTU | EN | M4)) \
131 MUX_VAL(CP(GPMC_WAIT1), (IEN | PTU | EN | M4)) \
132 MUX_VAL(CP(GPMC_WAIT2), (IEN | PTU | EN | M4)) \
134 MUX_VAL(CP(GPMC_WAIT3), (IEN | PTU | EN | M4)) \
170 MUX_VAL(CP(MMC1_CLK), (IEN | PTU | EN | M0)) \
176 MUX_VAL(CP(MMC1_DAT4), (IEN | PTU | EN | M4)) \
178 MUX_VAL(CP(MMC1_DAT5), (IEN | PTU | EN | M4)) \
179 MUX_VAL(CP(MMC1_DAT6), (IEN | PTU | EN | M4)) \
181 MUX_VAL(CP(MMC1_DAT7), (IEN | PTU | EN | M4)) \
183 MUX_VAL(CP(MMC2_CLK), (IEN | PTU | EN | M0)) /*MMC2_CLK*/\
189 MUX_VAL(CP(MMC2_DAT4), (IDIS | PTU | EN | M4)) \
190 MUX_VAL(CP(MMC2_DAT5), (IDIS | PTU | EN | M4)) \
191 MUX_VAL(CP(MMC2_DAT6), (IDIS | PTU | EN | M4)) \
193 MUX_VAL(CP(MMC2_DAT7), (IDIS | PTD | EN | M4)) \
198 MUX_VAL(CP(MCBSP1_FSR), (IDIS | PTU | EN | M0)) \
204 MUX_VAL(CP(MCBSP2_FSX), (IEN | PTD | EN | M4)) \
206 MUX_VAL(CP(MCBSP2_CLKX), (IEN | PTD | EN | M4)) \
208 MUX_VAL(CP(MCBSP2_DR), (IEN | PTD | EN | M4)) \
210 MUX_VAL(CP(MCBSP2_DX), (IEN | PTD | EN | M4)) \
213 MUX_VAL(CP(MCBSP3_CLKX), (IEN | PTU | EN | M4)) \
214 MUX_VAL(CP(MCBSP3_FSX), (IEN | PTU | EN | M4)) \
226 MUX_VAL(CP(UART1_RTS), (IEN | PTU | EN | M4)) \
228 MUX_VAL(CP(UART1_CTS), (IEN | PTU | EN | M4)) \
232 MUX_VAL(CP(UART2_CTS), (IEN | PTU | EN | M2)) \
248 MUX_VAL(CP(I2C1_SCL), (IEN | PTU | EN | M0)) \
249 MUX_VAL(CP(I2C1_SDA), (IEN | PTU | EN | M0)) \
250 MUX_VAL(CP(I2C2_SCL), (IEN | PTU | EN | M0)) \
251 MUX_VAL(CP(I2C2_SDA), (IEN | PTU | EN | M0)) \
252 MUX_VAL(CP(I2C3_SCL), (IEN | PTU | EN | M0)) \
253 MUX_VAL(CP(I2C3_SDA), (IEN | PTU | EN | M0)) \
254 MUX_VAL(CP(I2C4_SCL), (IEN | PTU | EN | M0)) \
255 MUX_VAL(CP(I2C4_SDA), (IEN | PTU | EN | M0)) \
260 MUX_VAL(CP(MCSPI1_CS0), (IEN | PTD | EN | M0)) \
261 MUX_VAL(CP(MCSPI1_CS1), (IEN | PTD | EN | M4)) /*GPIO_175*/\
262 MUX_VAL(CP(MCSPI1_CS2), (IEN | PTD | EN | M4)) /*GPIO_176*/\
263 MUX_VAL(CP(MCSPI1_CS3), (IEN | PTD | EN | M4)) \
268 MUX_VAL(CP(MCSPI2_CS0), (IEN | PTD | EN | M4)) \
269 MUX_VAL(CP(MCSPI2_CS1), (IEN | PTD | EN | M0)) \
271 MUX_VAL(CP(CCDC_PCLK), (IEN | PTU | EN | M4)) \
275 MUX_VAL(CP(CCDC_HD), (IEN | PTU | EN | M4)) \
276 MUX_VAL(CP(CCDC_VD), (IEN | PTU | EN | M4)) \
299 MUX_VAL(CP(RMII_50MHZ_CLK), (IEN | PTD | EN | M0)) \
301 MUX_VAL(CP(HECC1_TXD), (IEN | PTU | EN | M0)) \
302 MUX_VAL(CP(HECC1_RXD), (IEN | PTU | EN | M0)) \
316 MUX_VAL(CP(USB0_DRVBUS), (IEN | PTD | EN | M0)) \
318 MUX_VAL(CP(HDQ_SIO), (IEN | PTD | EN | M4)) \
323 MUX_VAL(CP(SYS_NIRQ), (IEN | PTU | EN | M0)) \
333 MUX_VAL(CP(SYS_BOOT7), (IEN | PTD | EN | M0)) \
334 MUX_VAL(CP(SYS_BOOT8), (IEN | PTD | EN | M0)) \
339 MUX_VAL(CP(SYS_CLKOUT2), (IEN | PTU | EN | M0)) \
345 MUX_VAL(CP(JTAG_EMU0), (IDIS | PTD | EN | M4)) /*GPIO_11*/ \
346 MUX_VAL(CP(JTAG_EMU1), (IDIS | PTD | EN | M4)) /*GPIO_31*/ \
352 MUX_VAL(CP(ETK_D0_ES2), (IEN | PTU | EN | M3)) \
353 MUX_VAL(CP(ETK_D1_ES2), (IEN | PTU | EN | M3)) \
354 MUX_VAL(CP(ETK_D2_ES2), (IEN | PTU | EN | M3)) \
355 MUX_VAL(CP(ETK_D3_ES2), (IEN | PTU | EN | M3)) \
356 MUX_VAL(CP(ETK_D4_ES2), (IEN | PTU | EN | M3)) \
357 MUX_VAL(CP(ETK_D5_ES2), (IEN | PTU | EN | M3)) \
358 MUX_VAL(CP(ETK_D6_ES2), (IEN | PTU | EN | M3)) \
359 MUX_VAL(CP(ETK_D7_ES2), (IEN | PTU | EN | M3)) \
360 MUX_VAL(CP(ETK_D8_ES2), (IEN | PTD | EN | M3)) \
361 MUX_VAL(CP(ETK_D9_ES2), (IEN | PTD | EN | M3)) \
362 MUX_VAL(CP(ETK_D10_ES2), (IDIS | PTD | EN | M4)) \
372 MUX_VAL(CP(D2D_MCAD34), (IEN | PTD | EN | M0)) \
373 MUX_VAL(CP(D2D_MCAD35), (IEN | PTD | EN | M0)) \
374 MUX_VAL(CP(D2D_MCAD36), (IEN | PTD | EN | M0)) \
376 MUX_VAL(CP(D2D_NRESPWRON), (IEN | PTD | EN | M0)) \
377 MUX_VAL(CP(D2D_NRESWARM), (IEN | PTU | EN | M0)) \
380 MUX_VAL(CP(D2D_SPINT), (IEN | PTD | EN | M0)) \
381 MUX_VAL(CP(D2D_FRINT), (IEN | PTD | EN | M0)) \
392 MUX_VAL(CP(D2D_MSTDBY), (IEN | PTU | EN | M0)) \
393 MUX_VAL(CP(D2D_SWAKEUP), (IEN | PTD | EN | M0)) \
395 MUX_VAL(CP(D2D_IDLEACK), (IEN | PTU | EN | M0)) \