1 /* SPDX-License-Identifier: GPL-2.0+ */
3  * (C) Copyright 2007-2012
16  * PA0 - PA17 | PB0 - PB23 | PC0 - PC24
17  * PD0 - PD27 | PE0 - PE31 | PF0 - PF5
18  * PG0 - PG9  | PH0 - PH27 | PI0 - PI12
43  * PL0 - PL8  | PM0 - PM7
46  * PL0 - PL11
49  * PL0 - PL9  | PM0 - PM15  | PN0 - PN1
77 	&((struct sunxi_gpio_reg *)SUNXI_PIO_BASE)->gpio_bank[bank] : \
78 	&((struct sunxi_gpio_reg *)SUNXI_R_PIO_BASE)->gpio_bank[(bank) - SUNXI_GPIO_L])
80 #define GPIO_BANK(pin)		((pin) >> 5)  argument
81 #define GPIO_NUM(pin)		((pin) & 0x1f)  argument
83 #define GPIO_CFG_INDEX(pin)	(((pin) & 0x1f) >> 3)  argument
84 #define GPIO_CFG_OFFSET(pin)	((((pin) & 0x1f) & 0x7) << 2)  argument
86 #define GPIO_DRV_INDEX(pin)	(((pin) & 0x1f) >> 4)  argument
87 #define GPIO_DRV_OFFSET(pin)	((((pin) & 0x1f) & 0xf) << 1)  argument
89 #define GPIO_PULL_INDEX(pin)	(((pin) & 0x1f) >> 4)  argument
90 #define GPIO_PULL_OFFSET(pin)	((((pin) & 0x1f) & 0xf) << 1)  argument
140 /* GPIO pin function config */
221 /* GPIO pin pull-up/down config */
227 #define SUNXI_GPIO_AXP0_PREFIX "AXP0-"
233 void sunxi_gpio_set_cfgpin(u32 pin, u32 val);
235 int sunxi_gpio_get_cfgpin(u32 pin);
236 int sunxi_gpio_set_drv(u32 pin, u32 val);
237 int sunxi_gpio_set_pull(u32 pin, u32 val);