Lines Matching full:psc
5 * PSCs. Theses are shared between multiple drivers since a PSC can be
34 /* Programmable Serial Controller (PSC) status register bits */
49 /* PSC Command values */
62 /* PSC TxRx FIFO status bits */
71 /* PSC interrupt status/mask bits */
85 /* PSC input port change bits */
91 /* PSC acr bits */
95 /* PSC output port bits */
99 /* PSC mode fields */
154 u8 mode; /* PSC + 0x00 */
158 union { /* PSC + 0x04 */
165 u8 command; /* PSC + 0x08 */
167 union { /* PSC + 0x0c */
175 union { /* PSC + 0x10 */
182 union { /* PSC + 0x14 */
189 u8 ctur; /* PSC + 0x18 */
191 u8 ctlr; /* PSC + 0x1c */
195 u32 ccr; /* PSC + 0x20 */
196 u32 ac97_slots; /* PSC + 0x24 */
197 u32 ac97_cmd; /* PSC + 0x28 */
198 u32 ac97_data; /* PSC + 0x2c */
199 u8 ivr; /* PSC + 0x30 */
201 u8 ip; /* PSC + 0x34 */
203 u8 op1; /* PSC + 0x38 */
205 u8 op0; /* PSC + 0x3c */
207 u32 sicr; /* PSC + 0x40 */
208 u8 ircr1; /* PSC + 0x44 */
210 u8 ircr2; /* PSC + 0x44 */
212 u8 irsdr; /* PSC + 0x4c */
214 u8 irmdr; /* PSC + 0x50 */
216 u8 irfdr; /* PSC + 0x54 */
221 u16 rfnum; /* PSC + 0x58 */
223 u16 tfnum; /* PSC + 0x5c */
225 u32 rfdata; /* PSC + 0x60 */
226 u16 rfstat; /* PSC + 0x64 */
228 u8 rfcntl; /* PSC + 0x68 */
230 u16 rfalarm; /* PSC + 0x6e */
232 u16 rfrptr; /* PSC + 0x72 */
234 u16 rfwptr; /* PSC + 0x76 */
236 u16 rflrfptr; /* PSC + 0x7a */
238 u16 rflwfptr; /* PSC + 0x7e */
239 u32 tfdata; /* PSC + 0x80 */
240 u16 tfstat; /* PSC + 0x84 */
242 u8 tfcntl; /* PSC + 0x88 */
244 u16 tfalarm; /* PSC + 0x8e */
246 u16 tfrptr; /* PSC + 0x92 */
248 u16 tfwptr; /* PSC + 0x96 */
250 u16 tflrfptr; /* PSC + 0x9a */
252 u16 tflwfptr; /* PSC + 0x9e */
267 u32 txcmd; /* PSC + 0x80 */
268 u32 txalarm; /* PSC + 0x84 */
269 u32 txsr; /* PSC + 0x88 */
270 u32 txisr; /* PSC + 0x8c */
271 u32 tximr; /* PSC + 0x90 */
272 u32 txcnt; /* PSC + 0x94 */
273 u32 txptr; /* PSC + 0x98 */
274 u32 txsz; /* PSC + 0x9c */
280 } txdata; /* PSC + 0xbc */
284 u32 rxcmd; /* PSC + 0xc0 */
285 u32 rxalarm; /* PSC + 0xc4 */
286 u32 rxsr; /* PSC + 0xc8 */
287 u32 rxisr; /* PSC + 0xcc */
288 u32 rximr; /* PSC + 0xd0 */
289 u32 rxcnt; /* PSC + 0xd4 */
290 u32 rxptr; /* PSC + 0xd8 */
291 u32 rxsz; /* PSC + 0xdc */
297 } rxdata; /* PSC + 0xfc */
304 u8 mr1; /* PSC + 0x00 */
306 u8 mr2; /* PSC + 0x04 */
309 u16 status; /* PSC + 0x08 */
311 u8 clock_select; /* PSC + 0x0c */
314 u8 command; /* PSC + 0x10 */
316 union { /* PSC + 0x14 */
322 u8 ipcr; /* PSC + 0x18 */
324 u8 acr; /* PSC + 0x1c */
328 u16 isr; /* PSC + 0x20 */
330 u16 imr; /* PSC + 0x24 */
333 u8 ctur; /* PSC + 0x28 */
335 u8 ctlr; /* PSC + 0x2c */
337 u32 ccr; /* PSC + 0x30 */
338 u32 ac97slots; /* PSC + 0x34 */
339 u32 ac97cmd; /* PSC + 0x38 */
340 u32 ac97data; /* PSC + 0x3c */
342 u8 ip; /* PSC + 0x44 */
344 u8 op1; /* PSC + 0x48 */
346 u8 op0; /* PSC + 0x4c */
348 u32 sicr; /* PSC + 0x50 */