Searched refs:TCG_REG_V0 (Results 1 – 10 of 10) sorted by relevance
/openbmc/qemu/tcg/mips/ |
H A D | tcg-target.h | 38 TCG_REG_V0, enumerator
|
H A D | tcg-target.c.inc | 109 TCG_REG_V0, 139 return TCG_REG_V0 + slot; 1618 base = TCG_REG_V0; 1625 base = TCG_REG_V0; 1634 tcg_out_opc_imm(s, ALIAS_PADDI, TCG_REG_V0, base, lo); 2445 tcg_out_mov(s, TCG_TYPE_REG, TCG_REG_V0, TCG_REG_ZERO); 2592 tcg_regset_set_reg(tcg_target_call_clobber_regs, TCG_REG_V0);
|
/openbmc/qemu/tcg/loongarch64/ |
H A D | tcg-target.h | 73 TCG_REG_V0 = 32, TCG_REG_V1, TCG_REG_V2, TCG_REG_V3, enumerator
|
H A D | tcg-target.c.inc | 139 TCG_REG_V0, TCG_REG_V1, TCG_REG_V2, TCG_REG_V3, 306 if (ret < TCG_REG_V0) { 307 if (arg < TCG_REG_V0) { 317 if (arg < TCG_REG_V0) { 836 if (dest < TCG_REG_V0) { 844 if (dest < TCG_REG_V0) { 876 if (src < TCG_REG_V0) { 884 if (src < TCG_REG_V0) {
|
/openbmc/qemu/tcg/aarch64/ |
H A D | tcg-target.h | 35 TCG_REG_V0 = 32, TCG_REG_V1, TCG_REG_V2, TCG_REG_V3, enumerator
|
H A D | tcg-target.c.inc | 54 TCG_REG_V0, TCG_REG_V1, TCG_REG_V2, TCG_REG_V3,
|
/openbmc/qemu/tcg/ppc/ |
H A D | tcg-target.h | 45 TCG_REG_V0, TCG_REG_V1, TCG_REG_V2, TCG_REG_V3, enumerator
|
H A D | tcg-target.c.inc | 82 #define TCG_VEC_TMP1 TCG_REG_V0 862 if (ret < TCG_REG_V0) { 863 if (arg < TCG_REG_V0) { 874 } else if (arg < TCG_REG_V0) { 887 tcg_debug_assert(ret >= TCG_REG_V0 && arg >= TCG_REG_V0); 1630 if (ret < TCG_REG_V0) { 1646 if (ret < TCG_REG_V0) { 1683 if (arg < TCG_REG_V0) { 1701 if (arg < TCG_REG_V0) { 3601 tcg_debug_assert(dst >= TCG_REG_V0); [all …]
|
/openbmc/qemu/tcg/s390x/ |
H A D | tcg-target.h | 39 TCG_REG_V0 = 32, TCG_REG_V1, TCG_REG_V2, TCG_REG_V3, enumerator
|
H A D | tcg-target.c.inc | 359 TCG_REG_V0, 457 return r >= TCG_REG_V0 && r <= TCG_REG_V31; 3497 tcg_regset_set_reg(tcg_target_call_clobber_regs, TCG_REG_V0);
|