Home
last modified time | relevance | path

Searched refs:SPRN_L2CSR0 (Results 1 – 6 of 6) sorted by relevance

/openbmc/u-boot/arch/powerpc/cpu/mpc85xx/
H A Drelease.S267 mtspr SPRN_L2CSR0,r2
269 mfspr r3,SPRN_L2CSR0
281 mtspr SPRN_L2CSR0,r3
284 mfspr r3,SPRN_L2CSR0
H A Dcpu_init.c684 mtspr(SPRN_L2CSR0, (L2CSR0_L2FI|L2CSR0_L2LFC)); in l2cache_init()
685 while (mfspr(SPRN_L2CSR0) & (L2CSR0_L2FI|L2CSR0_L2LFC)) in l2cache_init()
694 mtspr(SPRN_L2CSR0, CONFIG_SYS_INIT_L2CSR0); in l2cache_init()
697 while (!(mfspr(SPRN_L2CSR0) & L2CSR0_L2E)) in l2cache_init()
H A Dstart.S134 mfspr r3, SPRN_L2CSR0
140 mfspr r3, SPRN_L2CSR0
147 mtspr SPRN_L2CSR0,r3
150 mfspr r3, SPRN_L2CSR0
154 mfspr r3, SPRN_L2CSR0
160 mtspr SPRN_L2CSR0,r4
/openbmc/linux/arch/powerpc/kernel/
H A Dcpu_setup_e500.S306 mfspr r3, SPRN_L2CSR0
310 mtspr SPRN_L2CSR0,r3
314 1: mfspr r3,SPRN_L2CSR0
/openbmc/u-boot/arch/powerpc/include/asm/
H A Dprocessor.h500 #define SPRN_L2CSR0 0x3f9 /* L2 Data Cache Control and Status Register 0 */ macro
739 #define L2CSR0 SPRN_L2CSR0
/openbmc/linux/arch/powerpc/include/asm/
H A Dreg_booke.h178 #define SPRN_L2CSR0 0x3F9 /* L2 Data Cache Control and Status Register 0 */ macro