Home
last modified time | relevance | path

Searched refs:LPDDR4_VREF_VALUE_DQ_RANK1 (Results 1 – 3 of 3) sorted by relevance

/openbmc/u-boot/board/freescale/imx8mq_evk/
H A Dlpddr4_timing.c375 { 0x54022, ((LPDDR4_VREF_VALUE_DQ_RANK1 << 8) | 0x08) },
419 { 0x5403c, LPDDR4_VREF_VALUE_DQ_RANK1/*0x4d*/ },
477 { 0x54022, ((LPDDR4_VREF_VALUE_DQ_RANK1 << 8) | 0x08)/*0x4d08*/ },
503 { 0x5403c, LPDDR4_VREF_VALUE_DQ_RANK1 },
554 { 0x54022, ((LPDDR4_VREF_VALUE_DQ_RANK1 << 8) | 0x08) },
580 { 0x5403c, LPDDR4_VREF_VALUE_DQ_RANK1 },
639 { 0x54022, ((LPDDR4_VREF_VALUE_DQ_RANK1 << 8) | 0x08) },
674 { 0x5403c, LPDDR4_VREF_VALUE_DQ_RANK1 },
H A Dlpddr4_timing_b0.c359 { 0x54022, ((LPDDR4_VREF_VALUE_DQ_RANK1 << 8) | 0x08) },
385 { 0x5403c, LPDDR4_VREF_VALUE_DQ_RANK1 },
436 { 0x54022, ((LPDDR4_VREF_VALUE_DQ_RANK1 << 8) | 0x08) },
462 { 0x5403c, LPDDR4_VREF_VALUE_DQ_RANK1 },
514 { 0x54022, ((LPDDR4_VREF_VALUE_DQ_RANK1 << 8) | 0x08) },
540 { 0x5403c, LPDDR4_VREF_VALUE_DQ_RANK1 },
/openbmc/u-boot/arch/arm/include/asm/arch-imx8m/
H A Dlpddr4_define.h89 #define LPDDR4_VREF_VALUE_DQ_RANK1 ((1 << 6) | (0xd)) macro