Home
last modified time | relevance | path

Searched refs:CP_RB1_CNTL__RB_RPTR_WR_ENA__SHIFT (Results 1 – 13 of 13) sorted by relevance

/openbmc/linux/drivers/gpu/drm/amd/include/asic_reg/gca/
H A Dgfx_6_0_sh_mask.h2755 #define CP_RB1_CNTL__RB_RPTR_WR_ENA__SHIFT 0x0000001f macro
H A Dgfx_7_2_sh_mask.h1092 #define CP_RB1_CNTL__RB_RPTR_WR_ENA__SHIFT 0x1f macro
H A Dgfx_8_0_sh_mask.h1408 #define CP_RB1_CNTL__RB_RPTR_WR_ENA__SHIFT 0x1f macro
H A Dgfx_8_1_sh_mask.h1932 #define CP_RB1_CNTL__RB_RPTR_WR_ENA__SHIFT 0x1f macro
/openbmc/linux/drivers/gpu/drm/amd/include/asic_reg/gc/
H A Dgc_9_0_sh_mask.h10936 #define CP_RB1_CNTL__RB_RPTR_WR_ENA__SHIFT … macro
H A Dgc_9_2_1_sh_mask.h12221 #define CP_RB1_CNTL__RB_RPTR_WR_ENA__SHIFT … macro
H A Dgc_9_1_sh_mask.h12417 #define CP_RB1_CNTL__RB_RPTR_WR_ENA__SHIFT … macro
H A Dgc_9_4_3_sh_mask.h13946 #define CP_RB1_CNTL__RB_RPTR_WR_ENA__SHIFT … macro
H A Dgc_9_4_2_sh_mask.h2237 #define CP_RB1_CNTL__RB_RPTR_WR_ENA__SHIFT … macro
H A Dgc_11_0_0_sh_mask.h15365 #define CP_RB1_CNTL__RB_RPTR_WR_ENA__SHIFT … macro
H A Dgc_11_0_3_sh_mask.h17520 #define CP_RB1_CNTL__RB_RPTR_WR_ENA__SHIFT … macro
H A Dgc_10_1_0_sh_mask.h17866 #define CP_RB1_CNTL__RB_RPTR_WR_ENA__SHIFT … macro
H A Dgc_10_3_0_sh_mask.h16127 #define CP_RB1_CNTL__RB_RPTR_WR_ENA__SHIFT … macro