Searched refs:CLK_GOUT_FSYS0_PCIE_GEN3_2L0_X2_MSTR_ACLK (Results 1 – 2 of 2) sorted by relevance
193 #define CLK_GOUT_FSYS0_PCIE_GEN3_2L0_X2_MSTR_ACLK 10 macro
1206 GATE(CLK_GOUT_FSYS0_PCIE_GEN3_2L0_X2_MSTR_ACLK,