Lines Matching +full:0 +full:x0000001
26 # define SCPCR 0xA4000116 /* 16 bit SCI and SCIF */
27 # define SCPDR 0xA4000136 /* 8 bit SCI and SCIF */
28 # define SCSCR_INIT(port) 0x30 /* TIE=0,RIE=0,TE=1,RE=1 */
30 # define SCIF0 0xA4400000
31 # define SCIF2 0xA4410000
32 # define SCSMR_Ir 0xA44A0000
34 # define SCPCR 0xA4000116
35 # define SCPDR 0xA4000136
38 * SCIF2 (0xA4410000) -> External clock, SCK pin used as clock input
39 * SCIF0 (0xA4400000) -> Internal clock, SCK pin as serial clock output
41 # define SCSCR_INIT(port) (port->mapbase == SCIF2) ? 0xF3 : 0xF0
49 # define SCSCR_INIT(port) 0x0030 /* TIE=0,RIE=0,TE=1,RE=1 */
50 # define PORT_PTCR 0xA405011EUL
51 # define PORT_PVCR 0xA4050122UL
52 # define SCIF_ORER 0x0200 /* overrun error bit */
54 # define SCSPTR1 0xFFE0001C /* 8 bit SCIF */
55 # define SCSPTR2 0xFFE80020 /* 16 bit SCIF */
56 # define SCIF_ORER 0x0001 /* overrun error bit */
57 # define SCSCR_INIT(port) 0x3a /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */
64 # define SCSPTR1 0xffe0001c /* 8 bit SCI */
65 # define SCSPTR2 0xFFE80020 /* 16 bit SCIF */
66 # define SCIF_ORER 0x0001 /* overrun error bit */
68 0x30 /* TIE=0,RIE=0,TE=1,RE=1 */ : \
69 0x38 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */)
71 # define SCSPTR0 0xfe600024 /* 16 bit SCIF */
72 # define SCSPTR1 0xfe610024 /* 16 bit SCIF */
73 # define SCSPTR2 0xfe620024 /* 16 bit SCIF */
74 # define SCIF_ORER 0x0001 /* overrun error bit */
75 # define SCSCR_INIT(port) 0x38 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */
77 # define SCSPTR0 0xA4400000 /* 16 bit SCIF */
78 # define SCIF_ORER 0x0001 /* overrun error bit */
79 # define PACR 0xa4050100
80 # define PBCR 0xa4050102
81 # define SCSCR_INIT(port) 0x3B
83 # define SCSPTR0 0xffe00010 /* 16 bit SCIF */
84 # define SCSPTR1 0xffe10010 /* 16 bit SCIF */
85 # define SCSPTR2 0xffe20010 /* 16 bit SCIF */
86 # define SCSPTR3 0xffe30010 /* 16 bit SCIF */
87 # define SCSCR_INIT(port) 0x32 /* TIE=0,RIE=0,TE=1,RE=1,REIE=0,CKE=1 */
89 # define PADR 0xA4050120
91 # define PSDR 0xA405013e
92 # define PWDR 0xA4050166
93 # define PSCR 0xA405011E
94 # define SCIF_ORER 0x0001 /* overrun error bit */
95 # define SCSCR_INIT(port) 0x0038 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */
97 # define SCPDR0 0xA405013E /* 16 bit SCIF0 PSDR */
99 # define SCIF_ORER 0x0001 /* overrun error bit */
100 # define SCSCR_INIT(port) 0x0038 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */
102 # define SCSPTR0 0xa4050160
103 # define SCSPTR1 0xa405013e
104 # define SCSPTR2 0xa4050160
105 # define SCSPTR3 0xa405013e
106 # define SCSPTR4 0xa4050128
107 # define SCSPTR5 0xa4050128
108 # define SCIF_ORER 0x0001 /* overrun error bit */
109 # define SCSCR_INIT(port) 0x0038 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */
111 # define SCIF_ORER 0x0001 /* overrun error bit */
113 0x30 /* TIE=0,RIE=0,TE=1,RE=1 */ : \
114 0x38 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */)
116 # define SCSPTR0 0xFFE40020
117 # define SCSPTR1 0xFFE41020
118 # define SCSPTR2 0xFFE42020
119 # define SCSPTR3 0xFFE43020
120 # define SCSPTR4 0xFFE44020
121 # define SCSPTR5 0xFFE45020
122 # define SCIF_ORER 0x0001 /* overrun error bit */
123 # define SCSCR_INIT(port) 0x0038 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */
125 # define SCSPTR2 0xffe80020 /* 16 bit SCIF */
126 # define SCIF_ORER 0x0001 /* overrun error bit */
127 # define SCSCR_INIT(port) 0x38 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */
129 # define SCIF_BASE_ADDR 0x01030000
131 # define SCIF_PTR2_OFFS 0x0000020
132 # define SCIF_LSR2_OFFS 0x0000024
137 # define SCSCR_INIT(port) 0x38 /* TIE=0,RIE=0, TE=1,RE=1,REIE=1 */
139 # define SCSCR_INIT(port) 0x30 /* TIE=0,RIE=0,TE=1,RE=1 */
142 # define SCSCR_INIT(port) 0x30 /* TIE=0,RIE=0,TE=1,RE=1 */
147 # define SCSPTR0 0xfe4b0020
148 # define SCSPTR1 0xfe4b0020
149 # define SCSPTR2 0xfe4b0020
150 # define SCIF_ORER 0x0001
151 # define SCSCR_INIT(port) 0x38
154 # define SCSPTR0 0xffe00024 /* 16 bit SCIF */
155 # define SCSPTR1 0xffe08024 /* 16 bit SCIF */
156 # define SCSPTR2 0xffe10020 /* 16 bit SCIF/IRDA */
157 # define SCIF_ORER 0x0001 /* overrun error bit */
158 # define SCSCR_INIT(port) 0x38 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */
160 # define SCSPTR0 0xff923020 /* 16 bit SCIF */
161 # define SCSPTR1 0xff924020 /* 16 bit SCIF */
162 # define SCSPTR2 0xff925020 /* 16 bit SCIF */
163 # define SCIF_ORER 0x0001 /* overrun error bit */
164 # define SCSCR_INIT(port) 0x3c /* TIE=0,RIE=0,TE=1,RE=1,REIE=1,cke=2 */
166 # define SCSPTR0 0xffe00024 /* 16 bit SCIF */
167 # define SCSPTR1 0xffe10024 /* 16 bit SCIF */
168 # define SCIF_ORER 0x0001 /* Overrun error bit */
171 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1,CKE1=0 */
172 # define SCSCR_INIT(port) 0x38
174 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1,CKE1=1 */
175 # define SCSCR_INIT(port) 0x3a
180 # define SCSPTR0 0xffea0024 /* 16 bit SCIF */
181 # define SCSPTR1 0xffeb0024 /* 16 bit SCIF */
182 # define SCSPTR2 0xffec0024 /* 16 bit SCIF */
183 # define SCSPTR3 0xffed0024 /* 16 bit SCIF */
184 # define SCSPTR4 0xffee0024 /* 16 bit SCIF */
185 # define SCSPTR5 0xffef0024 /* 16 bit SCIF */
186 # define SCIF_ORER 0x0001 /* Overrun error bit */
187 # define SCSCR_INIT(port) 0x3a /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */
193 # define SCSPTR0 0xfffe8020 /* 16 bit SCIF */
194 # define SCSPTR1 0xfffe8820 /* 16 bit SCIF */
195 # define SCSPTR2 0xfffe9020 /* 16 bit SCIF */
196 # define SCSPTR3 0xfffe9820 /* 16 bit SCIF */
198 # define SCSPTR4 0xfffeA020 /* 16 bit SCIF */
199 # define SCSPTR5 0xfffeA820 /* 16 bit SCIF */
200 # define SCSPTR6 0xfffeB020 /* 16 bit SCIF */
201 # define SCSPTR7 0xfffeB820 /* 16 bit SCIF */
203 # define SCSCR_INIT(port) 0x38 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */
205 # define SCSPTR0 0xe8007020 /* 16 bit SCIF */
206 # define SCSPTR1 0xe8007820 /* 16 bit SCIF */
207 # define SCSPTR2 0xe8008020 /* 16 bit SCIF */
208 # define SCSPTR3 0xe8008820 /* 16 bit SCIF */
209 # define SCSPTR4 0xe8009020 /* 16 bit SCIF */
210 # define SCSPTR5 0xe8009820 /* 16 bit SCIF */
211 # define SCSPTR6 0xe800a020 /* 16 bit SCIF */
212 # define SCSPTR7 0xe800a820 /* 16 bit SCIF */
213 # define SCSCR_INIT(port) 0x38 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */
215 # define SCSPTR0 0xf8400020 /* 16 bit SCIF */
216 # define SCSPTR1 0xf8410020 /* 16 bit SCIF */
217 # define SCSPTR2 0xf8420020 /* 16 bit SCIF */
218 # define SCIF_ORER 0x0001 /* overrun error bit */
219 # define SCSCR_INIT(port) 0x38 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */
221 # define SCSPTR0 0xffc30020 /* 16 bit SCIF */
222 # define SCSPTR1 0xffc40020 /* 16 bit SCIF */
223 # define SCSPTR2 0xffc50020 /* 16 bit SCIF */
224 # define SCSPTR3 0xffc60020 /* 16 bit SCIF */
225 # define SCIF_ORER 0x0001 /* Overrun error bit */
226 # define SCSCR_INIT(port) 0x38 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */
230 # define SCIF_ORER 0x0200
232 # define SCIF_ORER 0x0001
234 # define SCSCR_INIT(port) (port->clk_mode == EXT_CLK ? 0x32 : 0x30)
235 /* TIE=0,RIE=0,TE=1,RE=1,REIE=0, */
241 #define SCI_CTRL_FLAGS_TIE 0x80 /* all */
242 #define SCI_CTRL_FLAGS_RIE 0x40 /* all */
243 #define SCI_CTRL_FLAGS_TE 0x20 /* all */
244 #define SCI_CTRL_FLAGS_RE 0x10 /* all */
258 #define SCI_CTRL_FLAGS_REIE 0x08 /* 7750 SCIF */
260 #define SCI_CTRL_FLAGS_REIE ((port)->type == PORT_SCIFA ? 0 : 8)
262 #define SCI_CTRL_FLAGS_REIE 0
264 /* SCI_CTRL_FLAGS_MPIE 0x08 * 7707 SCI, 7708 SCI, 7709 SCI, 7750 SCI */
265 /* SCI_CTRL_FLAGS_TEIE 0x04 * 7707 SCI, 7708 SCI, 7709 SCI, 7750 SCI */
266 /* SCI_CTRL_FLAGS_CKE1 0x02 * all */
267 /* SCI_CTRL_FLAGS_CKE0 0x01 * 7707 SCI/SCIF, 7708 SCI, 7709 SCI/SCIF, 7750 SCI */
270 #define SCI_TDRE 0x80 /* 7707 SCI, 7708 SCI, 7709 SCI, 7750 SCI */
271 #define SCI_RDRF 0x40 /* 7707 SCI, 7708 SCI, 7709 SCI, 7750 SCI */
272 #define SCI_ORER 0x20 /* 7707 SCI, 7708 SCI, 7709 SCI, 7750 SCI */
273 #define SCI_FER 0x10 /* 7707 SCI, 7708 SCI, 7709 SCI, 7750 SCI */
274 #define SCI_PER 0x08 /* 7707 SCI, 7708 SCI, 7709 SCI, 7750 SCI */
275 #define SCI_TEND 0x04 /* 7707 SCI, 7708 SCI, 7709 SCI, 7750 SCI */
276 /* SCI_MPB 0x02 * 7707 SCI, 7708 SCI, 7709 SCI, 7750 SCI */
277 /* SCI_MPBT 0x01 * 7707 SCI, 7708 SCI, 7709 SCI, 7750 SCI */
282 #define SCIF_ER 0x0080 /* 7705 SCIF, 7707 SCIF, 7709 SCIF, 7750 SCIF */
283 #define SCIF_TEND 0x0040 /* 7705 SCIF, 7707 SCIF, 7709 SCIF, 7750 SCIF */
284 #define SCIF_TDFE 0x0020 /* 7705 SCIF, 7707 SCIF, 7709 SCIF, 7750 SCIF */
285 #define SCIF_BRK 0x0010 /* 7705 SCIF, 7707 SCIF, 7709 SCIF, 7750 SCIF */
286 #define SCIF_FER 0x0008 /* 7705 SCIF, 7707 SCIF, 7709 SCIF, 7750 SCIF */
287 #define SCIF_PER 0x0004 /* 7705 SCIF, 7707 SCIF, 7709 SCIF, 7750 SCIF */
288 #define SCIF_RDF 0x0002 /* 7705 SCIF, 7707 SCIF, 7709 SCIF, 7750 SCIF */
289 #define SCIF_DR 0x0001 /* 7705 SCIF, 7707 SCIF, 7709 SCIF, 7750 SCIF */
299 # define SCIF_ORER 0x0200
301 # define SCIF_RFDC_MASK 0x007f
305 # define SCIF_RFDC_MASK 0x007f
308 # define SCIF2_RFDC_MASK 0x001f
313 # define SCIF_RFDC_MASK 0x007f
315 # define SCIF_RFDC_MASK 0x001f
319 # define SCIF_RFDC_MASK 0x001f
324 #define SCIF_ORER 0x0000
340 ((port)->type == PORT_SCI) ? 0x00 : SCIF_BRK)
352 # define SCxSR_RDxF_CLEAR(port) (sci_in(port, SCxSR) & 0xfffc)
353 # define SCxSR_ERROR_CLEAR(port) (sci_in(port, SCxSR) & 0xfd73)
354 # define SCxSR_TDxE_CLEAR(port) (sci_in(port, SCxSR) & 0xffdf)
355 # define SCxSR_BREAK_CLEAR(port) (sci_in(port, SCxSR) & 0xffe3)
357 # define SCxSR_RDxF_CLEAR(port) (((port)->type == PORT_SCI) ? 0xbc : 0x00fc)
358 # define SCxSR_ERROR_CLEAR(port) (((port)->type == PORT_SCI) ? 0xc4 : 0x0073)
359 # define SCxSR_TDxE_CLEAR(port) (((port)->type == PORT_SCI) ? 0x78 : 0x00df)
360 # define SCxSR_BREAK_CLEAR(port) (((port)->type == PORT_SCI) ? 0xc4 : 0x00e3)
364 #define SCFCR_RFRST 0x0002
365 #define SCFCR_TFRST 0x0004
366 #define SCFCR_TCRST 0x4000
367 #define SCFCR_MCE 0x0008
373 #define SCI_RX_THROTTLE 0x0000001
375 #define SCI_MAGIC 0xbabeface
381 #define SCI_EVENT_WRITE_WAKEUP 0
417 return 0;\
524 SCIF_FNS(SCSMR, 0x00, 16)
525 SCIF_FNS(SCBRR, 0x04, 8)
526 SCIF_FNS(SCSCR, 0x08, 16)
527 SCIF_FNS(SCTDSR, 0x0c, 8)
528 SCIF_FNS(SCFER, 0x10, 16)
529 SCIF_FNS(SCxSR, 0x14, 16)
530 SCIF_FNS(SCFCR, 0x18, 16)
531 SCIF_FNS(SCFDR, 0x1c, 16)
532 SCIF_FNS(SCxTDR, 0x20, 8)
533 SCIF_FNS(SCxRDR, 0x24, 8)
534 SCIF_FNS(SCLSR, 0x00, 0)
535 SCIF_FNS(DL, 0x00, 0) /* dummy */
538 SCIF_FNS(SCSMR, 0x00, 16)
539 SCIF_FNS(SCBRR, 0x04, 8)
540 SCIF_FNS(SCSCR, 0x08, 16)
541 SCIF_FNS(SCTDSR, 0x0c, 16)
542 SCIF_FNS(SCFER, 0x10, 16)
543 SCIF_FNS(SCxSR, 0x14, 16)
544 SCIF_FNS(SCFCR, 0x18, 16)
545 SCIF_FNS(SCFDR, 0x1c, 16)
546 SCIF_FNS(SCTFDR, 0x38, 16)
547 SCIF_FNS(SCRFDR, 0x3c, 16)
548 SCIx_FNS(SCxTDR, 0x20, 8, 0x40, 8)
549 SCIx_FNS(SCxRDR, 0x24, 8, 0x60, 8)
550 SCIF_FNS(SCLSR, 0x00, 0)
551 SCIF_FNS(DL, 0x00, 0) /* dummy */
554 SCIx_FNS(SCSMR, 0x00, 16, 0x00, 16)
555 SCIx_FNS(SCBRR, 0x04, 8, 0x04, 8)
556 SCIx_FNS(SCSCR, 0x08, 16, 0x08, 16)
557 SCIx_FNS(SCxTDR, 0x20, 8, 0x0c, 8)
558 SCIx_FNS(SCxSR, 0x14, 16, 0x10, 16)
559 SCIx_FNS(SCxRDR, 0x24, 8, 0x14, 8)
560 SCIx_FNS(SCSPTR, 0, 0, 0, 0)
561 SCIF_FNS(SCTDSR, 0x0c, 8)
562 SCIF_FNS(SCFER, 0x10, 16)
563 SCIF_FNS(SCFCR, 0x18, 16)
564 SCIF_FNS(SCFDR, 0x1c, 16)
565 SCIF_FNS(SCLSR, 0x24, 16)
566 SCIF_FNS(DL, 0x00, 0) /* dummy */
569 SCIx_FNS(SCSMR, 0, 0, 0x00, 16, 0, 0, 0x00, 16, 0, 0)
570 SCIx_FNS(SCBRR, 0, 0, 0x04, 8, 0, 0, 0x04, 8, 0, 0)
571 SCIx_FNS(SCSCR, 0, 0, 0x08, 16, 0, 0, 0x08, 16, 0, 0)
572 SCIx_FNS(SCxTDR, 0, 0, 0x20, 8, 0, 0, 0x0C, 8, 0, 0)
573 SCIx_FNS(SCxSR, 0, 0, 0x14, 16, 0, 0, 0x10, 16, 0, 0)
574 SCIx_FNS(SCxRDR, 0, 0, 0x24, 8, 0, 0, 0x14, 8, 0, 0)
575 SCIF_FNS(SCFCR, 0, 0, 0x18, 16)
576 SCIF_FNS(SCFDR, 0, 0, 0x1C, 16)
577 SCIF_FNS(SCSPTR, 0, 0, 0x20, 16)
578 SCIF_FNS(DL, 0, 0, 0x30, 16)
579 SCIF_FNS(CKS, 0, 0, 0x34, 16)
581 SCIF_FNS(SCLSR, 0, 0, 0x14, 16)
583 SCIF_FNS(SCLSR, 0, 0, 0x24, 16)
588 SCIx_FNS(SCSMR, 0x00, 8, 0x00, 8, 0x00, 8, 0x00, 16, 0x00, 8)
589 SCIx_FNS(SCBRR, 0x02, 8, 0x04, 8, 0x02, 8, 0x04, 8, 0x01, 8)
590 SCIx_FNS(SCSCR, 0x04, 8, 0x08, 8, 0x04, 8, 0x08, 16, 0x02, 8)
591 SCIx_FNS(SCxTDR, 0x06, 8, 0x0c, 8, 0x06, 8, 0x0C, 8, 0x03, 8)
592 SCIx_FNS(SCxSR, 0x08, 8, 0x10, 8, 0x08, 16, 0x10, 16, 0x04, 8)
593 SCIx_FNS(SCxRDR, 0x0a, 8, 0x14, 8, 0x0A, 8, 0x14, 8, 0x05, 8)
594 SCIF_FNS(SCFCR, 0x0c, 8, 0x18, 16)
599 SCIF_FNS(SCFDR, 0x0e, 16, 0x1C, 16)
600 SCIF_FNS(SCTFDR, 0x0e, 16, 0x1C, 16)
601 SCIF_FNS(SCRFDR, 0x0e, 16, 0x20, 16)
602 SCIF_FNS(SCSPTR, 0, 0, 0x24, 16)
603 SCIF_FNS(SCLSR, 0, 0, 0x28, 16)
605 SCIF_FNS(SCFDR, 0, 0, 0x1C, 16)
606 SCIF_FNS(SCSPTR2, 0, 0, 0x20, 16)
607 SCIF_FNS(SCLSR2, 0, 0, 0x24, 16)
608 SCIF_FNS(SCTFDR, 0x0e, 16, 0x1C, 16)
609 SCIF_FNS(SCRFDR, 0x0e, 16, 0x20, 16)
610 SCIF_FNS(SCSPTR, 0, 0, 0x24, 16)
611 SCIF_FNS(SCLSR, 0, 0, 0x28, 16)
614 SCIF_FNS(SCFDR, 0x0e, 16, 0x1C, 16)
616 SCIF_FNS(SCSPTR, 0, 0, 0, 0)
618 SCIF_FNS(SCSPTR, 0, 0, 0x20, 16)
620 SCIF_FNS(SCLSR, 0, 0, 0x24, 16)
622 SCIF_FNS(DL, 0, 0, 0x0, 0) /* dummy */
675 if (port->mapbase == 0xfffffe80) in sci_rxd_in()
676 return __raw_readb(SCPDR)&0x01 ? 1 : 0; /* SCI */ in sci_rxd_in()
687 if (port->mapbase == 0xffe00000) in sci_rxd_in()
688 return __raw_readb(SCSPTR1)&0x01 ? 1 : 0; /* SCI */ in sci_rxd_in()
695 return (H8300_SCI_DR(ch) & h8300_sci_pins[ch].rx) ? 1 : 0; in sci_rxd_in()
774 #define DL_VALUE(bps, clk) 0