Lines Matching +full:0 +full:xd0

7 /* reg 0x24 */
11 #define	PCIE_RC_TX_COMPLETE		0
15 #define PCIE_TRIGGER_TX			BIT(0)
17 #define PCIE_RC_L				0x80
18 #define PCIE_RC_H				0xC0
19 /* reg 0x80, 0xC0 */
29 #define PCIE_RC_ENABLE			BIT(0)
31 /* reg 0x88, 0xC8 : RC ISR */
39 #define PCIE_RC_INTA_ISR		BIT(0)
45 	u32 h2x_rdata;			//0x0c
46 	u32 h2x_tx_desc3;		//0x10
47 	u32 h2x_tx_desc2;		//0x14
48 	u32 h2x_tx_desc1;		//0x18
49 	u32 h2x_tx_desc0;		//0x1c
50 	u32 h2x_tx_data;		//0x20
74 	u32 h2x_rc_l_ctrl;		//0x80
75 	u32 h2x_rc_l_ier;		//0x84
76 	u32 h2x_rc_l_isr;		//0x88
77 	u32 h2x_rc_l_rdata;		//0x8C
78 	u32 h2x_rc_l_rxdesc3;	//0x90
79 	u32 h2x_rc_l_rxdesc2;	//0x94
80 	u32 h2x_rc_l_rxdesc1;	//0x98
81 	u32 h2x_rc_l_rxdesc0;	//0x9C
82 	u32 h2x_rc_l_msi1_ier;	//0xA0
83 	u32 h2x_rc_l_msi0_ier;	//0xA4
84 	u32 h2x_rc_l_msi1_isr;	//0xA8
85 	u32 h2x_rc_l_msi0_isr;	//0xAC
89 	u32 h2x_rc_l_tx_tag;	//0xBC
90 	u32 h2x_rc_h_ctrl;		//0xC0
91 	u32 h2x_rc_h_ier;		//0xC4
92 	u32 h2x_rc_h_isr;		//0xC8
93 	u32 h2x_rc_h_rdata;		//0xCC
94 	u32 h2x_rc_h_rxdesc3;	//0xD0
95 	u32 h2x_rc_h_rxdesc2;	//0xD4
96 	u32 h2x_rc_h_rxdesc1;	//0xD8
97 	u32 h2x_rc_h_rxdesc0;	//0xDC
98 	u32 h2x_rc_h_msi1_ier;	//0xE0
99 	u32 h2x_rc_h_msi0_ier;	//0xE4
100 	u32 h2x_rc_h_msi1_isr;	//0xE8
101 	u32 h2x_rc_h_msi0_isr;	//0xEC
105 	u32 h2x_rc_h_tx_tag;	//0xFC