380 static int tegra_pcie_get_xbar_config(ofnode node, u32 lanes,  in tegra_pcie_get_xbar_config()  argument
385 		switch (lanes) {  in tegra_pcie_get_xbar_config()
398 		switch (lanes) {  in tegra_pcie_get_xbar_config()
417 		switch (lanes) {  in tegra_pcie_get_xbar_config()
430 		switch (lanes) {  in tegra_pcie_get_xbar_config()
454 static int tegra_pcie_parse_port_info(ofnode node, uint *index, uint *lanes)  in tegra_pcie_parse_port_info()  argument
459 	err = ofnode_read_u32_default(node, "nvidia,num-lanes", -1);  in tegra_pcie_parse_port_info()
461 		pr_err("failed to parse \"nvidia,num-lanes\" property");  in tegra_pcie_parse_port_info()
465 	*lanes = err;  in tegra_pcie_parse_port_info()
487 	u32 lanes = 0;  in tegra_pcie_parse_dt()  local
535 		lanes |= num_lanes << (index << 3);  in tegra_pcie_parse_dt()
558 	err = tegra_pcie_get_xbar_config(dev_ofnode(dev), lanes, id,  in tegra_pcie_parse_dt()
674 	/* initialize internal PHY, enable up to 16 PCIe lanes */  in tegra_pcie_phy_enable()
677 	/* override IDDQ to 1 on all 4 lanes */  in tegra_pcie_phy_enable()
1021 		debug("probing port %u, using %u lanes\n", port->index,