Lines Matching +full:0 +full:xd0
14 #define ASPEED_PCIE_CLASS_CODE 0x04
15 #define ASPEED_PCIE_GLOBAL 0x30
16 #define ASPEED_PCIE_CFG_DIN 0x50
17 #define ASPEED_PCIE_CFG3 0x58
18 #define ASPEED_PCIE_LOCK 0x7C
19 #define ASPEED_PCIE_LINK 0xC0
20 #define ASPEED_PCIE_INT 0xC4
21 #define ASPEED_PCIE_LINK_STS 0xD0
23 /* AST_PCIE_CFG2 0x04 */
27 /* AST_PCIE_GLOBAL 0x30 */
30 /* AST_PCIE_LOCK 0x7C */
31 #define PCIE_UNLOCK 0xa8
33 /* AST_PCIE_LINK 0xC0 */
36 /* ASPEED_PCIE_LINK_STS 0xD0 */
44 int ret = 0; in aspeed_pcie_phy_link_status()
52 ret = 0; in aspeed_pcie_phy_link_status()
61 int ret = 0; in aspeed_pcie_phy_probe()
66 ret = reset_get_by_index(dev, 0, &reset_ctl); in aspeed_pcie_phy_probe()
81 writel(ROOT_COMPLEX_ID(0x3), rc_bridge->reg + ASPEED_PCIE_GLOBAL); in aspeed_pcie_phy_probe()
83 return 0; in aspeed_pcie_phy_probe()