42 static u32 skew_array[(MAX_PUP_NUM) * DQ_NUM] = { 0 };
45 extern u32 pbs_locked_dq[MAX_PUP_NUM][DQ_NUM];
47 extern u32 pbs_locked_value[MAX_PUP_NUM][DQ_NUM];
57 extern u32 pbs_dq_mapping[PUP_NUM_64BIT + 1][DQ_NUM];
83 	u32 skew_sum_array[MAX_PUP_NUM][DQ_NUM] = { {0} };  in ddr3_pbs_tx()
89 	u32 pattern_skew_array[MAX_PUP_NUM][DQ_NUM] = { {0} };  in ddr3_pbs_tx()
125 			for (dq = 0; dq < DQ_NUM; dq++)  in ddr3_pbs_tx()
173 					for (dq = 0; dq < DQ_NUM; dq++) {  in ddr3_pbs_tx()
200 					for (dq = 0; dq < DQ_NUM; dq++) {  in ddr3_pbs_tx()
253 					for (dq = 0; dq < DQ_NUM; dq++) {  in ddr3_pbs_tx()
265 							    [((pup) * DQ_NUM) +  in ddr3_pbs_tx()
277 					for (dq = 0; dq < DQ_NUM; dq++) {  in ddr3_pbs_tx()
280 							[((pup) * DQ_NUM) + dq];  in ddr3_pbs_tx()
302 			for (dq = 0; dq < DQ_NUM; dq++) {  in ddr3_pbs_tx()
328 			for (dq = 0; dq < DQ_NUM; dq++) {  in ddr3_pbs_tx()
338 		for (dq = 0; dq < DQ_NUM; dq++)  in ddr3_pbs_tx()
339 			skew_array[((pup) * DQ_NUM) + dq] =  in ddr3_pbs_tx()
353 		for (dq = 0; dq < DQ_NUM; dq++) {  in ddr3_pbs_tx()
363 			DEBUG_PBS_D(skew_array[(pup * DQ_NUM) + dq], 2);  in ddr3_pbs_tx()
525 	u32 skew_sum_array[MAX_PUP_NUM][DQ_NUM] = { {0} };  in ddr3_pbs_rx()
531 	u32 pattern_skew_array[MAX_PUP_NUM][DQ_NUM] = { {0} };  in ddr3_pbs_rx()
568 			for (dq = 0; dq < DQ_NUM; dq++)  in ddr3_pbs_rx()
615 					for (dq = 0; dq < DQ_NUM; dq++) {  in ddr3_pbs_rx()
640 						for (dq = 0; dq < DQ_NUM; dq++)  in ddr3_pbs_rx()
654 								   DQ_NUM, CS0,  in ddr3_pbs_rx()
711 							     dq < DQ_NUM; dq++)  in ddr3_pbs_rx()
764 					for (dq = 0; dq < DQ_NUM; dq++) {  in ddr3_pbs_rx()
777 								   DQ_NUM) +  in ddr3_pbs_rx()
789 					for (dq = 0; dq < DQ_NUM; dq++) {  in ddr3_pbs_rx()
793 							skew_array[((pup) * DQ_NUM) + dq];  in ddr3_pbs_rx()
816 			for (dq = 0; dq < DQ_NUM; dq++) {  in ddr3_pbs_rx()
834 			for (dq = 0; dq < DQ_NUM; dq++) {  in ddr3_pbs_rx()
854 		for (dq = 0; dq < DQ_NUM; dq++)  in ddr3_pbs_rx()
855 			skew_array[((pup) * DQ_NUM) + dq] =  in ddr3_pbs_rx()
869 		for (dq = 0; dq < DQ_NUM; dq++) {  in ddr3_pbs_rx()
879 			DEBUG_PBS_D(skew_array[(pup * DQ_NUM) + dq], 2);  in ddr3_pbs_rx()
1100 	for (dq = 0; dq < DQ_NUM; dq++) {  in lock_pups()
1106 			skew_array[(pup * DQ_NUM) + dq] = pbs_curr_val;  in lock_pups()
1142 	u8 unlock_pup_dq_array[DQ_NUM] = {  in ddr3_pbs_per_bit()
1147 	u8 cmp_unlock_pup_dq_array[COUNT_PBS_COMP_RETRY_NUM][DQ_NUM];  in ddr3_pbs_per_bit()
1167 		for (dq = 0; dq < DQ_NUM; dq++)  in ddr3_pbs_per_bit()
1171 	memset(&skew_array, 0, MAX_PUP_NUM * DQ_NUM * sizeof(u32));  in ddr3_pbs_per_bit()
1201 		for (dq = 0; dq < DQ_NUM; dq++) {  in ddr3_pbs_per_bit()
1249 				for (dq = 0; dq < DQ_NUM; dq++) {  in ddr3_pbs_per_bit()
1266 			for (dq = 0; dq < DQ_NUM; dq++) {  in ddr3_pbs_per_bit()
1276 		for (dq = 0; dq < DQ_NUM; dq++) {  in ddr3_pbs_per_bit()
1330 					for (dq = 0; dq < DQ_NUM; dq++) {  in ddr3_pbs_per_bit()
1338 								    DQ_NUM) +  in ddr3_pbs_per_bit()
1440 		for (dq = 0; dq < DQ_NUM; dq++) {  in ddr3_set_pbs_results()
1441 			if (pbs_min > skew_array[(pup * DQ_NUM) + dq])  in ddr3_set_pbs_results()
1442 				pbs_min = skew_array[(pup * DQ_NUM) + dq];  in ddr3_set_pbs_results()
1444 			if (pbs_max < skew_array[(pup * DQ_NUM) + dq])  in ddr3_set_pbs_results()
1445 				pbs_max = skew_array[(pup * DQ_NUM) + dq];  in ddr3_set_pbs_results()
1458 		for (dq = 0; dq < DQ_NUM; dq++) {  in ddr3_set_pbs_results()
1472 			DEBUG_PBS_FULL_D((skew_array[(pup * DQ_NUM) + dq] -  in ddr3_set_pbs_results()
1476 			idx = (pup * DQ_NUM) + dq;  in ddr3_set_pbs_results()