16 #define MV_XOR_REGS_OFFSET(unit)	(0x60900)  argument
17 #define MV_XOR_REGS_BASE(unit)		(MV_XOR_REGS_OFFSET(unit))  argument
20 #define XOR_CHANNEL_ARBITER_REG(unit)	(MV_XOR_REGS_BASE(unit))  argument
21 #define XOR_CONFIG_REG(unit, chan)	(MV_XOR_REGS_BASE(unit) + \  argument
23 #define XOR_ACTIVATION_REG(unit, chan)	(MV_XOR_REGS_BASE(unit) + \  argument
27 #define XOR_CAUSE_REG(unit)		(MV_XOR_REGS_BASE(unit)+(0x30))  argument
28 #define XOR_MASK_REG(unit)		(MV_XOR_REGS_BASE(unit)+(0x40))  argument
29 #define XOR_ERROR_CAUSE_REG(unit)	(MV_XOR_REGS_BASE(unit)+(0x50))  argument
30 #define XOR_ERROR_ADDR_REG(unit)	(MV_XOR_REGS_BASE(unit)+(0x60))  argument
33 #define XOR_NEXT_DESC_PTR_REG(unit, chan) (MV_XOR_REGS_BASE(unit) + \  argument
35 #define XOR_CURR_DESC_PTR_REG(unit, chan) (MV_XOR_REGS_BASE(unit) + \  argument
37 #define XOR_BYTE_COUNT_REG(unit, chan)	(MV_XOR_REGS_BASE(unit) + \  argument
41 #define XOR_DST_PTR_REG(unit, chan)	(MV_XOR_REGS_BASE(unit) + \  argument
43 #define XOR_BLOCK_SIZE_REG(unit, chan)	(MV_XOR_REGS_BASE(unit) + \  argument
45 #define XOR_TIMER_MODE_CTRL_REG(unit)	(MV_XOR_REGS_BASE(unit) + (0x2d0))  argument
46 #define XOR_TIMER_MODE_INIT_VAL_REG(unit) (MV_XOR_REGS_BASE(unit) + (0x2d4))  argument
47 #define XOR_TIMER_MODE_CURR_VAL_REG(unit) (MV_XOR_REGS_BASE(unit) + (0x2d8))  argument
48 #define XOR_INIT_VAL_LOW_REG(unit)	(MV_XOR_REGS_BASE(unit) + (0x2e0))  argument
49 #define XOR_INIT_VAL_HIGH_REG(unit)	(MV_XOR_REGS_BASE(unit) + (0x2e4))  argument
52 #define XOR_DEBUG_REG(unit)		(MV_XOR_REGS_BASE(unit) + (0x70))  argument
181 #define XOR_WINDOW_CTRL_REG(unit, chan)	(MV_XOR_REGS_BASE(unit) + \  argument
183 #define XOR_BASE_ADDR_REG(unit, win_num) (MV_XOR_REGS_BASE(unit) + \  argument
185 #define XOR_SIZE_MASK_REG(unit, win_num) (MV_XOR_REGS_BASE(unit) + \  argument
187 #define XOR_HIGH_ADDR_REMAP_REG(unit, win_num) (MV_XOR_REGS_BASE(unit) + \  argument
189 #define XOR_ADDR_OVRD_REG(unit, win_num) (MV_XOR_REGS_BASE(unit) + \  argument