27 #define SCU_RD(offset)          readl(SCU_BASE + offset)  argument
28 #define SCU_WR(value, offset)   writel(value, SCU_BASE + offset)  argument
30 #define MAC1_RD(offset)		readl(MAC1_BASE + offset)  argument
31 #define MAC1_WR(value, offset)	writel(value, MAC1_BASE + offset)  argument
32 #define MAC2_RD(offset)		readl(MAC2_BASE + offset)  argument
33 #define MAC2_WR(value, offset)	writel(value, MAC2_BASE + offset)  argument
35 #define MAC3_RD(offset)		readl(MAC3_BASE + offset)  argument
36 #define MAC3_WR(value, offset)	writel(value, MAC3_BASE + offset)  argument
37 #define MAC4_RD(offset)		readl(MAC4_BASE + offset)  argument
38 #define MAC4_WR(value, offset)	writel(value, MAC4_BASE + offset)  argument
41 #define GPIO_RD(offset)		readl(GPIO_BASE + offset)  argument
42 #define GPIO_WR(value, offset)	writel(value, GPIO_BASE + offset)  argument