Lines Matching full:m4
115 MUX_VAL(CP(GPMC_NCS2), (IDIS | PTD | EN | M4))/* GPIO 53 */\
116 MUX_VAL(CP(GPMC_NCS3), (IEN | PTU | EN | M4)) /* GPIO 54 */\
117 MUX_VAL(CP(GPMC_NCS4), (IEN | PTD | EN | M4)) \
119 MUX_VAL(CP(GPMC_NCS5), (IDIS | PTU | EN | M4)) \
121 MUX_VAL(CP(GPMC_NCS7), (IDIS | PTD | EN | M4)) /*GPIO_58*/ \
128 MUX_VAL(CP(GPMC_NWP), (IEN | PTD | DIS | M4)) \
130 MUX_VAL(CP(GPMC_WAIT0), (IEN | PTU | EN | M4)) \
131 MUX_VAL(CP(GPMC_WAIT1), (IEN | PTU | EN | M4)) \
132 MUX_VAL(CP(GPMC_WAIT2), (IEN | PTU | EN | M4)) \
134 MUX_VAL(CP(GPMC_WAIT3), (IEN | PTU | EN | M4)) \
176 MUX_VAL(CP(MMC1_DAT4), (IEN | PTU | EN | M4)) \
178 MUX_VAL(CP(MMC1_DAT5), (IEN | PTU | EN | M4)) \
179 MUX_VAL(CP(MMC1_DAT6), (IEN | PTU | EN | M4)) \
181 MUX_VAL(CP(MMC1_DAT7), (IEN | PTU | EN | M4)) \
189 MUX_VAL(CP(MMC2_DAT4), (IDIS | PTU | EN | M4)) \
190 MUX_VAL(CP(MMC2_DAT5), (IDIS | PTU | EN | M4)) \
191 MUX_VAL(CP(MMC2_DAT6), (IDIS | PTU | EN | M4)) \
193 MUX_VAL(CP(MMC2_DAT7), (IDIS | PTD | EN | M4)) \
204 MUX_VAL(CP(MCBSP2_FSX), (IEN | PTD | EN | M4)) \
206 MUX_VAL(CP(MCBSP2_CLKX), (IEN | PTD | EN | M4)) \
208 MUX_VAL(CP(MCBSP2_DR), (IEN | PTD | EN | M4)) \
210 MUX_VAL(CP(MCBSP2_DX), (IEN | PTD | EN | M4)) \
213 MUX_VAL(CP(MCBSP3_CLKX), (IEN | PTU | EN | M4)) \
214 MUX_VAL(CP(MCBSP3_FSX), (IEN | PTU | EN | M4)) \
216 MUX_VAL(CP(MCBSP4_CLKX), (IEN | PTD | DIS | M4)) \
218 MUX_VAL(CP(MCBSP4_DR), (IEN | PTD | DIS | M4)) \
220 MUX_VAL(CP(MCBSP4_DX), (IEN | PTU | DIS | M4)) \
222 MUX_VAL(CP(MCBSP4_FSX), (IEN | PTD | DIS | M4)) \
226 MUX_VAL(CP(UART1_RTS), (IEN | PTU | EN | M4)) \
228 MUX_VAL(CP(UART1_CTS), (IEN | PTU | EN | M4)) \
241 MUX_VAL(CP(UART3_CTS_RCTX), (IDIS | PTD | DIS | M4)) \
243 MUX_VAL(CP(UART3_RTS_SD), (IEN | PTD | DIS | M4)) \
261 MUX_VAL(CP(MCSPI1_CS1), (IEN | PTD | EN | M4)) /*GPIO_175*/\
262 MUX_VAL(CP(MCSPI1_CS2), (IEN | PTD | EN | M4)) /*GPIO_176*/\
263 MUX_VAL(CP(MCSPI1_CS3), (IEN | PTD | EN | M4)) \
268 MUX_VAL(CP(MCSPI2_CS0), (IEN | PTD | EN | M4)) \
271 MUX_VAL(CP(CCDC_PCLK), (IEN | PTU | EN | M4)) \
273 MUX_VAL(CP(CCDC_FIELD), (IEN | PTD | DIS | M4)) \
275 MUX_VAL(CP(CCDC_HD), (IEN | PTU | EN | M4)) \
276 MUX_VAL(CP(CCDC_VD), (IEN | PTU | EN | M4)) \
277 MUX_VAL(CP(CCDC_WEN), (IEN | PTD | DIS | M4)) \
279 MUX_VAL(CP(CCDC_DATA0), (IEN | PTD | DIS | M4)) \
280 MUX_VAL(CP(CCDC_DATA1), (IEN | PTD | DIS | M4)) \
282 MUX_VAL(CP(CCDC_DATA2), (IEN | PTD | DIS | M4)) \
283 MUX_VAL(CP(CCDC_DATA3), (IEN | PTD | DIS | M4)) \
285 MUX_VAL(CP(CCDC_DATA4), (IEN | PTD | DIS | M4)) \
286 MUX_VAL(CP(CCDC_DATA5), (IEN | PTD | DIS | M4)) \
287 MUX_VAL(CP(CCDC_DATA6), (IEN | PTD | DIS | M4)) \
288 MUX_VAL(CP(CCDC_DATA7), (IEN | PTD | DIS | M4)) \
318 MUX_VAL(CP(HDQ_SIO), (IEN | PTD | EN | M4)) \
324 MUX_VAL(CP(SYS_NRESWARM), (IDIS | PTU | DIS | M4)) \
326 MUX_VAL(CP(SYS_BOOT0), (IEN | PTD | DIS | M4)) /*GPIO_2*/\
327 MUX_VAL(CP(SYS_BOOT1), (IEN | PTD | DIS | M4)) /*GPIO_3 */\
328 MUX_VAL(CP(SYS_BOOT2), (IEN | PTD | DIS | M4)) /*GPIO_4*/\
329 MUX_VAL(CP(SYS_BOOT3), (IEN | PTD | DIS | M4)) /*GPIO_5*/\
330 MUX_VAL(CP(SYS_BOOT4), (IEN | PTD | DIS | M4)) /*GPIO_6*/\
331 MUX_VAL(CP(SYS_BOOT5), (IEN | PTD | DIS | M4)) /*GPIO_7*/\
332 MUX_VAL(CP(SYS_BOOT6), (IDIS | PTD | DIS | M4)) /*GPIO_8*/\
337 MUX_VAL(CP(SYS_CLKOUT1), (IDIS | PTD | DIS | M4)) \
345 MUX_VAL(CP(JTAG_EMU0), (IDIS | PTD | EN | M4)) /*GPIO_11*/ \
346 MUX_VAL(CP(JTAG_EMU1), (IDIS | PTD | EN | M4)) /*GPIO_31*/ \
362 MUX_VAL(CP(ETK_D10_ES2), (IDIS | PTD | EN | M4)) \
364 MUX_VAL(CP(ETK_D11_ES2), (IDIS | PTD | DIS | M4)) \
365 MUX_VAL(CP(ETK_D12_ES2), (IEN | PTD | DIS | M4)) \
368 MUX_VAL(CP(ETK_D14_ES2), (IEN | PTD | DIS | M4)) \
369 MUX_VAL(CP(ETK_D15_ES2), (IEN | PTD | DIS | M4)) \