Lines Matching refs:LPDDR4_RTT_DQ

363 		    (LPDDR4_RTT_CA_BANK0 << 4) | LPDDR4_RTT_DQ) },
374 		    (LPDDR4_RTT_CA_BANK1 << 4) | LPDDR4_RTT_DQ) },
400 	{ 0x54034, (((LPDDR4_RTT_CA_BANK0 << 4) | LPDDR4_RTT_DQ) << 8) },
415 	{ 0x5403a, (((LPDDR4_RTT_CA_BANK1 << 4) | LPDDR4_RTT_DQ) << 8) },
467 		    LPDDR4_RTT_DQ)/*0x4d46*/ },
475 		    LPDDR4_RTT_DQ)/*0x4d46*/ },/* MR12/MR11 */
495 	{ 0x54034, (((LPDDR4_RTT_CA << 4) | LPDDR4_RTT_DQ) << 8) },
501 	{ 0x5403a, (((LPDDR4_RTT_CA << 4) | LPDDR4_RTT_DQ) << 8) },
546 		    LPDDR4_RTT_DQ) },
553 		    LPDDR4_RTT_DQ) },
572 	{ 0x54034, (((LPDDR4_RTT_CA << 4) | LPDDR4_RTT_DQ) << 8) },
578 	{ 0x5403a, (((LPDDR4_RTT_CA << 4) | LPDDR4_RTT_DQ) << 8) },
627 		    (LPDDR4_RTT_CA_BANK0 << 4) | LPDDR4_RTT_DQ) },
638 		    (LPDDR4_RTT_CA_BANK1 << 4) | LPDDR4_RTT_DQ) },
662 	{ 0x54034, (((LPDDR4_RTT_CA_BANK0 << 4) | LPDDR4_RTT_DQ) << 8) },
672 	{ 0x5403a, (((LPDDR4_RTT_CA_BANK1 << 4) | LPDDR4_RTT_DQ) << 8) },