68 	void __iomem *ddr_phy_regs = ddr_ctl_regs + DDR_PHY_OFFSET;  in ddr_phy_init()  local
72 	writel(DDRP_DCR_TYPE_DDR3 | (DDR_BANK8 << 3), ddr_phy_regs + DDRP_DCR);  in ddr_phy_init()
74 	writel(ddr_config->mr0, ddr_phy_regs + DDRP_MR0);  in ddr_phy_init()
75 	writel(ddr_config->mr1, ddr_phy_regs + DDRP_MR1);  in ddr_phy_init()
76 	writel(0, ddr_phy_regs + DDRP_ODTCR);  in ddr_phy_init()
77 	writel(0, ddr_phy_regs + DDRP_MR2);  in ddr_phy_init()
79 	writel(ddr_config->ptr0, ddr_phy_regs + DDRP_PTR0);  in ddr_phy_init()
80 	writel(ddr_config->ptr1, ddr_phy_regs + DDRP_PTR1);  in ddr_phy_init()
81 	writel(ddr_config->ptr2, ddr_phy_regs + DDRP_PTR2);  in ddr_phy_init()
83 	writel(ddr_config->dtpr0, ddr_phy_regs + DDRP_DTPR0);  in ddr_phy_init()
84 	writel(ddr_config->dtpr1, ddr_phy_regs + DDRP_DTPR1);  in ddr_phy_init()
85 	writel(ddr_config->dtpr2, ddr_phy_regs + DDRP_DTPR2);  in ddr_phy_init()
91 	       ddr_phy_regs + DDRP_PGCR);  in ddr_phy_init()
94 		clrbits_le32(ddr_phy_regs + DDRP_DXGCR(i), 0x3 << 9);  in ddr_phy_init()
99 		reg = readl(ddr_phy_regs + DDRP_PGSR);  in ddr_phy_init()
107 	clrsetbits_le32(ddr_phy_regs + DDRP_DSGCR, 0x7E << 4, 0x12 << 4);  in ddr_phy_init()
110 	clrsetbits_le32(ddr_phy_regs + DDRP_DXCCR, 0xFF << 4, 0xC4 << 4);  in ddr_phy_init()
114 	       ddr_phy_regs + DDRP_PIR);  in ddr_phy_init()
119 		reg = readl(ddr_phy_regs + DDRP_PGSR);  in ddr_phy_init()
126 	writel(DDRP_PIR_INIT | DDRP_PIR_QSTRN, ddr_phy_regs + DDRP_PIR);  in ddr_phy_init()
131 		reg = readl(ddr_phy_regs + DDRP_PGSR);  in ddr_phy_init()
143 	clrsetbits_le32(ddr_phy_regs + DDRP_ZQXCR0(0), 0x3ff,  in ddr_phy_init()
194 	void __iomem *ddr_phy_regs = ddr_ctl_regs + DDR_PHY_OFFSET;  in sdram_init()  local
227 	writel(0x150000, ddr_phy_regs + DDRP_DTAR);  in sdram_init()