Lines Matching +full:0 +full:x070000
15 #size-cells = <0>;
17 cpu@0 {
20 reg = <0>;
30 #clock-cells = <0>;
35 #clock-cells = <0>;
43 ranges = <0 0x60000000 0x10200000>;
46 pinctrl-0 = <&uart_pins>;
50 reg = <0x10100000 0x20>;
60 reg = <0x70068 0x68>;
63 gpio-ranges = <&gpio 0 0 32>;
79 pinctrl-0 = <&sgpio_pins>;
81 reg = <0x0070130 0x100>;
84 gpio-ranges = <&sgpio 0 0 64>;
90 reg = <0x10000064 0x4>;
93 #size-cells = <0>;
98 reg = <0x1e0000 0x0100>, // VTSS_TO_DEV_0
99 <0x1f0000 0x0100>, // VTSS_TO_DEV_1
100 <0x200000 0x0100>, // VTSS_TO_DEV_2
101 <0x210000 0x0100>, // VTSS_TO_DEV_3
102 <0x220000 0x0100>, // VTSS_TO_DEV_4
103 <0x230000 0x0100>, // VTSS_TO_DEV_5
104 <0x240000 0x0100>, // VTSS_TO_DEV_6
105 <0x250000 0x0100>, // VTSS_TO_DEV_7
106 <0x260000 0x0100>, // VTSS_TO_DEV_8
107 <0x270000 0x0100>, // VTSS_TO_DEV_9
108 <0x280000 0x0100>, // VTSS_TO_DEV_10
109 <0x290000 0x0100>, // VTSS_TO_DEV_11
110 <0x2a0000 0x0100>, // VTSS_TO_DEV_12
111 <0x2b0000 0x0100>, // VTSS_TO_DEV_13
112 <0x2c0000 0x0100>, // VTSS_TO_DEV_14
113 <0x2d0000 0x0100>, // VTSS_TO_DEV_15
114 <0x2e0000 0x0100>, // VTSS_TO_DEV_16
115 <0x2f0000 0x0100>, // VTSS_TO_DEV_17
116 <0x300000 0x0100>, // VTSS_TO_DEV_18
117 <0x310000 0x0100>, // VTSS_TO_DEV_19
118 <0x320000 0x0100>, // VTSS_TO_DEV_20
119 <0x330000 0x0100>, // VTSS_TO_DEV_21
120 <0x340000 0x0100>, // VTSS_TO_DEV_22
121 <0x350000 0x0100>, // VTSS_TO_DEV_23
122 <0x010000 0x1000>, // VTSS_TO_SYS
123 <0x020000 0x1000>, // VTSS_TO_ANA
124 <0x030000 0x1000>, // VTSS_TO_REW
125 <0x070000 0x1000>, // VTSS_TO_DEVCPU_GCB
126 <0x080000 0x0100>, // VTSS_TO_DEVCPU_QS
127 <0x0a0000 0x0100>; // VTSS_TO_HSIO
139 #size-cells = <0>;
141 port0: port@0 {
142 reg = <0>;
218 #size-cells = <0>;
220 reg = <0x700a0 0x24>;
223 phy0: ethernet-phy@0 {
224 reg = <0>;