Lines Matching +full:0 +full:xcf
13 #define INT0_LO_RSVD0 (0)
78 #define INT1_LO_CAN0_IFG (0)
141 #define INT2_LO_EDMA56_63 (0)
191 #define SBF_SBFCR_BLDIV(x) (((x)&0x000F))
192 #define SBF_SBFCR_FR (0x0010)
195 #define RCM_RCR_SOFTRST (0x80)
196 #define RCM_RCR_FRCRSTOUT (0x40)
198 #define RCM_RSR_SOFT (0x20)
199 #define RCM_RSR_LOC (0x10)
200 #define RCM_RSR_POR (0x08)
201 #define RCM_RSR_EXT (0x04)
202 #define RCM_RSR_WDR_CORE (0x02)
203 #define RCM_RSR_LOL (0x01)
206 #define CCM_CCR_BOOTMOD (0xC000)
207 #define CCM_CCR_PLLMULT (0x0FC0)
208 #define CCM_CCR_BOOTPS (0x0030)
209 #define CCM_CCR_BOOTPS_32 (0x0000)
210 #define CCM_CCR_BOOTPS_16 (0x0020)
211 #define CCM_CCR_BOOTPS_8 (0x0010)
212 #define CCM_CCR_BOOTPS_ (0x0000)
213 #define CCM_CCR_ALESEL (0x0008)
214 #define CCM_CCR_OSCMOD (0x0004)
215 #define CCM_CCR_PLLMOD (0x0002)
216 #define CCM_CCR_BOOTMEM (0x0001)
218 #define CCM_CIR_PIN_MASK (0xFFC0)
219 #define CCM_CIR_PRN_MASK (0x003F)
220 #define CCM_CIR_PIN_MCF54410 (0x9F<<6)
221 #define CCM_CIR_PIN_MCF54415 (0xA0<<6)
222 #define CCM_CIR_PIN_MCF54416 (0xA1<<6)
223 #define CCM_CIR_PIN_MCF54417 (0xA2<<6)
224 #define CCM_CIR_PIN_MCF54418 (0xA3<<6)
226 #define CCM_MISCCR_PWM_EXTCLK(x) (((x)&(0x0003)<<14)
227 #define CCM_MISCCR_PWM_EXTCLK_MASK (0x3FFF)
228 #define CCM_MISCCR_PWM_EXTCLK_TMR0 (0x0000)
229 #define CCM_MISCCR_PWM_EXTCLK_TMR1 (0x4000)
230 #define CCM_MISCCR_PWM_EXTCLK_TMR2 (0x8000)
231 #define CCM_MISCCR_PWM_EXTCLK_TMR3 (0xC000)
232 #define CCM_MISCCR_LIMP (0x1000)
233 #define CCM_MISCCR_BME (0x0800)
234 #define CCM_MISCCR_BMT(x) (((x)&0x0007)<<8)
235 #define CCM_MISCCR_BMT_65536 (0)
243 #define CCM_MISCCR_SDHCSRC (0x0040)
244 #define CCM_MISCCR_SSI1SRC (0x0020)
245 #define CCM_MISCCR_SSI0SRC (0x0010)
246 #define CCM_MISCCR_USBHOC (0x0008)
247 #define CCM_MISCCR_USBOOC (0x0004)
248 #define CCM_MISCCR_USBPUE (0x0002)
249 #define CCM_MISCCR_USBSRC (0x0001)
251 #define CCM_CDRH_SSI0DIV(x) (((x)&0x00FF)<<8)
252 #define CCM_CDRH_SSI0DIV_MASK (0x00FF)
253 #define CCM_CDRH_SSI1DIV(x) (((x)&0x00FF))
254 #define CCM_CDRH_SSI1DIV_MASK (0xFF00)
255 #define CCM_CDRL_LPDIV(x) (((x)&0x000F)<<8)
256 #define CCM_CDRL_LPDIV_MASK (0xFF0F)
259 #define CCM_UOCSR_DPPD (0x2000)
260 #define CCM_UOCSR_DMPD (0x1000)
261 #define CCM_UOCSR_DRV_VBUS (0x0800)
262 #define CCM_UOCSR_CRG_VBUS (0x0400)
263 #define CCM_UOCSR_DCR_VBUS (0x0200)
264 #define CCM_UOCSR_DPPU (0x0100)
265 #define CCM_UOCSR_AVLD (0x0080)
266 #define CCM_UOCSR_BVLD (0x0040)
267 #define CCM_UOCSR_VVLD (0x0020)
268 #define CCM_UOCSR_SEND (0x0010)
269 #define CCM_UOCSR_PWRFLT (0x0008)
270 #define CCM_UOCSR_WKUP (0x0004)
271 #define CCM_UOCSR_UOMIE (0x0002)
272 #define CCM_UOCSR_XPDE (0x0001)
274 #define CCM_UHCSR_DRV_VBUS (0x0010)
275 #define CCM_UHCSR_PWRFLT (0x0008)
276 #define CCM_UHCSR_WKUP (0x0004)
277 #define CCM_UHCSR_UOMIE (0x0002)
278 #define CCM_UHCSR_XPDE (0x0001)
280 #define CCM_MISCCR3_TMR_ENET (0x1000)
282 #define CCM_MISCCR3_ENETCLK_MASK (0xF8FF)
283 #define CCM_MISCCR3_ENETCLK_MII (0x0700)
284 #define CCM_MISCCR3_ENETCLK_OSC (0x0600)
285 #define CCM_MISCCR3_ENETCLK_USB (0x0500)
286 #define CCM_MISCCR3_ENETCLK_TMR3 (0x0400)
287 #define CCM_MISCCR3_ENETCLK_TMR2 (0x0300)
288 #define CCM_MISCCR3_ENETCLK_TMR1 (0x0200)
289 #define CCM_MISCCR3_ENETCLK_TMR0 (0x0100)
290 #define CCM_MISCCR3_ENETCLK_INTBUS (0x0000)
292 #define CCM_MISCCR2_EXTCLKBYP (0x8000)
293 #define CCM_MISCCR2_DDR2CLK (0x4000)
294 #define CCM_MISCCR2_RGPIO_HALF (0x2000)
295 #define CCM_MISCCR2_SWTSCR (0x1000)
297 #define CCM_MISCCR2_PLLMODE_MASK (0xF8FF)
298 #define CCM_MISCCR2_DCCBYP (0x0080)
299 #define CCM_MISCCR2_DAC1SEL (0x0040)
300 #define CCM_MISCCR2_DAC0SEL (0x0020)
301 #define CCM_MISCCR2_ADCEN (0x0010)
302 #define CCM_MISCCR2_ADC7SEL (0x0008)
303 #define CCM_MISCCR2_ADC3SEL (0x0004)
304 #define CCM_MISCCR2_FBHALF (0x0002)
305 #define CCM_MISCCR2_ULPI (0x0001)
307 #define CCM_FNACR_PCR(x) (((x)&0x0F)<<24)
308 #define CCM_FNACR_PCR_MASK (0xF0FFFFFF)
309 #define CCM_FNACR_MCC(x) ((x)&0xFFFF)
310 #define CCM_FNACR_MCC_MASK (0xFFFF0000)
314 #define GPIO_PAR_FBCTL_ALE_MASK (0x3F)
315 #define GPIO_PAR_FBCTL_ALE_FB_ALE (0xC0)
316 #define GPIO_PAR_FBCTL_ALE_FB_TS (0x80)
317 #define GPIO_PAR_FBCTL_ALE_GPIO (0x00)
319 #define GPIO_PAR_FBCTL_OE_MASK (0xCF)
320 #define GPIO_PAR_FBCTL_OE_FB_OE (0x30)
321 #define GPIO_PAR_FBCTL_OE_FB_TBST (0x20)
322 #define GPIO_PAR_FBCTL_OE_NFC_RE (0x20)
323 #define GPIO_PAR_FBCTL_OE_GPIO (0x00)
324 #define GPIO_PAR_FBCTL_FBCLK (0x08)
325 #define GPIO_PAR_FBCTL_RW (0x04)
327 #define GPIO_PAR_FBCTL_TA_MASK (0xFC)
328 #define GPIO_PAR_FBCTL_TA_TA (0x03)
329 #define GPIO_PAR_FBCTL_TA_NFC_RB (0x01)
330 #define GPIO_PAR_FBCTL_TA_GPIO (0x00)
332 #define GPIO_PAR_BE_BS3(x) (((x)&0x03)<<6)
333 #define GPIO_PAR_BE_BE3_MASK (0x3F)
334 #define GPIO_PAR_BE_BE3_BE3 (0xC0)
335 #define GPIO_PAR_BE_BE3_CS3 (0x80)
336 #define GPIO_PAR_BE_BE3_FB_A1 (0x40)
337 #define GPIO_PAR_BE_BE3_NFC_ALE (0x40)
338 #define GPIO_PAR_BE_BE3_GPIO (0x00)
339 #define GPIO_PAR_BE_BS2(x) (((x)&0x03)<<4)
340 #define GPIO_PAR_BE_BE2_MASK (0xCF)
341 #define GPIO_PAR_BE_BE2_BE2 (0x30)
342 #define GPIO_PAR_BE_BE2_CS2 (0x20)
343 #define GPIO_PAR_BE_BE2_FB_A0 (0x10)
344 #define GPIO_PAR_BE_BE2_NFC_CLE (0x10)
345 #define GPIO_PAR_BE_BE2_GPIO (0x00)
346 #define GPIO_PAR_BE_BS1(x) (((x)&0x03)<<2)
347 #define GPIO_PAR_BE_BE1_MASK (0xF3)
348 #define GPIO_PAR_BE_BE1_BE1 (0x0C)
349 #define GPIO_PAR_BE_BE1_FB_TSZ1 (0x08)
350 #define GPIO_PAR_BE_BE1_GPIO (0x00)
351 #define GPIO_PAR_BE_BS0(x) ((x)&0x03)
352 #define GPIO_PAR_BE_BE0_MASK (0xFC)
353 #define GPIO_PAR_BE_BE0_BE0 (0x03)
354 #define GPIO_PAR_BE_BE0_FB_TSZ0 (0x02)
355 #define GPIO_PAR_BE_BE0_GPIO (0x00)
357 #define GPIO_PAR_CS_CS5(x) (((x)&0x03)<<6)
358 #define GPIO_PAR_CS_CS5_MASK (0x3F)
359 #define GPIO_PAR_CS_CS5_CS5 (0xC0)
360 #define GPIO_PAR_CS_CS5_DACK1 (0x80)
361 #define GPIO_PAR_CS_CS5_GPIO (0x00)
362 #define GPIO_PAR_CS_CS4(x) (((x)&0x03)<<4)
363 #define GPIO_PAR_CS_CS4_MASK (0xCF)
364 #define GPIO_PAR_CS_CS4_CS4 (0x30)
365 #define GPIO_PAR_CS_CS4_DREQ1 (0x20)
366 #define GPIO_PAR_CS_CS4_GPIO (0x00)
367 #define GPIO_PAR_CS_CS1(x) (((x)&0x03)<<2)
368 #define GPIO_PAR_CS_CS1_MASK (0xF3)
369 #define GPIO_PAR_CS_CS1_CS1 (0x0C)
370 #define GPIO_PAR_CS_CS1_NFC_CE (0x04)
371 #define GPIO_PAR_CS_CS1_GPIO (0x00)
372 #define GPIO_PAR_CS_CS0_CS0 (0x01)
374 #define GPIO_PAR_CANI2C_I2C0SCL(x) (((x)&0x03)<<6)
375 #define GPIO_PAR_CANI2C_I2C0SCL_MASK (0x3F)
376 #define GPIO_PAR_CANI2C_I2C0SCL_I2C0SCL (0xC0)
377 #define GPIO_PAR_CANI2C_I2C0SCL_U8TXD (0x80)
378 #define GPIO_PAR_CANI2C_I2C0SCL_CAN0TX (0x40)
379 #define GPIO_PAR_CANI2C_I2C0SCL_GPIO (0x00)
380 #define GPIO_PAR_CANI2C_I2C0SDA(x) (((x)&0x03)<<4)
381 #define GPIO_PAR_CANI2C_I2C0SDA_MASK (0xCF)
382 #define GPIO_PAR_CANI2C_I2C0SDA_I2C0SDA (0x30)
383 #define GPIO_PAR_CANI2C_I2C0SDA_U8RXD (0x20)
384 #define GPIO_PAR_CANI2C_I2C0SDA_CAN0RX (0x10)
385 #define GPIO_PAR_CANI2C_I2C0SDA_GPIO (0x00)
386 #define GPIO_PAR_CANI2C_CAN1TX(x) (((x)&0x03)<<2)
387 #define GPIO_PAR_CANI2C_CAN1TX_MASK (0xF3)
388 #define GPIO_PAR_CANI2C_CAN1TX_CAN1TX (0x0C)
389 #define GPIO_PAR_CANI2C_CAN1TX_U9TXD (0x08)
390 #define GPIO_PAR_CANI2C_CAN1TX_I2C1SCL (0x04)
391 #define GPIO_PAR_CANI2C_CAN1TX_GPIO (0x00)
392 #define GPIO_PAR_CANI2C_CAN1RX(x) ((x)&0x03)
393 #define GPIO_PAR_CANI2C_CAN1RX_MASK (0xFC)
394 #define GPIO_PAR_CANI2C_CAN1RX_CAN1RX (0x03)
395 #define GPIO_PAR_CANI2C_CAN1RX_U9RXD (0x02)
396 #define GPIO_PAR_CANI2C_CAN1RX_I2C1SDA (0x01)
397 #define GPIO_PAR_CANI2C_CAN1RX_GPIO (0x00)
399 #define GPIO_PAR_IRQH_IRQ7 (0x10)
400 #define GPIO_PAR_IRQH_IRQ4(x) (((x)&0x03)<<2)
401 #define GPIO_PAR_IRQH_IRQ4_MASK (0xF3)
402 #define GPIO_PAR_IRQH_IRQ4_IRQ4 (0x0C)
403 #define GPIO_PAR_IRQH_IRQ4_DREQ0 (0x08)
404 #define GPIO_PAR_IRQH_IRQ4_GPIO (0x00)
405 #define GPIO_PAR_IRQH_IRQ1 (0x03)
407 #define GPIO_PAR_IRQL_IRQ6(x) (((x)&0x03)<<6)
408 #define GPIO_PAR_IRQL_IRQ6_MASK (0x3F)
409 #define GPIO_PAR_IRQL_IRQ6_IRQ6 (0xC0)
410 #define GPIO_PAR_IRQL_IRQ6_USBCLKIN (0x40)
411 #define GPIO_PAR_IRQL_IRQ6_GPIO (0x00)
412 #define GPIO_PAR_IRQL_IRQ3(x) (((x)&0x03)<<4)
413 #define GPIO_PAR_IRQL_IRQ3_MASK (0xCF)
414 #define GPIO_PAR_IRQL_IRQ3_IRQ3 (0x30)
415 #define GPIO_PAR_IRQL_IRQ3_DSPI0_PCS3 (0x20)
416 #define GPIO_PAR_IRQL_IRQ3_USB1_VBUS_EN (0x10)
417 #define GPIO_PAR_IRQL_IRQ3_GPIO (0x00)
418 #define GPIO_PAR_IRQL_IRQ2(x) (((x)&0x03)<<2)
419 #define GPIO_PAR_IRQL_IRQ2_MASK (0xF3)
420 #define GPIO_PAR_IRQL_IRQ2_IRQ2 (0x0C)
421 #define GPIO_PAR_IRQL_IRQ2_DSPI0_PCS2 (0x08)
422 #define GPIO_PAR_IRQL_IRQ2_USB1_VBUS_OC (0x04)
423 #define GPIO_PAR_IRQL_IRQ2_GPIO (0x00)
425 #define GPIO_PAR_DSPI0_SIN(x) (((x)&0x03)<<6)
426 #define GPIO_PAR_DSPI0_SIN_MASK (0x3F)
427 #define GPIO_PAR_DSPI0_SIN_DSPI0SIN (0xC0)
428 #define GPIO_PAR_DSPI0_SIN_SBF_DI (0xC0)
429 #define GPIO_PAR_DSPI0_SIN_U3RXD (0x80)
430 #define GPIO_PAR_DSPI0_SIN_SDHC_CMD (0x40)
431 #define GPIO_PAR_DSPI0_SIN_GPIO (0x00)
432 #define GPIO_PAR_DSPI0_SOUT(x) (((x)&0x03)<<4)
433 #define GPIO_PAR_DSPI0_SOUT_MASK (0xCF)
434 #define GPIO_PAR_DSPI0_SOUT_DSPI0SOUT (0x30)
435 #define GPIO_PAR_DSPI0_SOUT_SBF_DO (0x30)
436 #define GPIO_PAR_DSPI0_SOUT_U3TXD (0x20)
437 #define GPIO_PAR_DSPI0_SOUT_SDHC_DAT0 (0x10)
438 #define GPIO_PAR_DSPI0_SOUT_GPIO (0x00)
439 #define GPIO_PAR_DSPI0_SCK(x) (((x)&0x03)<<2)
440 #define GPIO_PAR_DSPI0_SCK_MASK (0xF3)
441 #define GPIO_PAR_DSPI0_SCK_DSPI0SCK (0x0C)
442 #define GPIO_PAR_DSPI0_SCK_SBF_CK (0x0C)
443 #define GPIO_PAR_DSPI0_SCK_I2C3SCL (0x08)
444 #define GPIO_PAR_DSPI0_SCK_SDHC_CLK (0x04)
445 #define GPIO_PAR_DSPI0_SCK_GPIO (0x00)
446 #define GPIO_PAR_DSPI0_PCS0(x) ((x)&0x03)
447 #define GPIO_PAR_DSPI0_PCS0_MASK (0xFC)
448 #define GPIO_PAR_DSPI0_PCS0_DSPI0PCS0 (0x03)
449 #define GPIO_PAR_DSPI0_PCS0_SS (0x03)
450 #define GPIO_PAR_DSPI0_PCS0_I2C3SDA (0x02)
451 #define GPIO_PAR_DSPI0_PCS0_SDHC_DAT3 (0x01)
452 #define GPIO_PAR_DSPI0_PCS0_GPIO (0x00)
454 #define GPIO_PAR_DSPIOW_DSPI0PSC1 (0x80)
455 #define GPIO_PAR_DSPIOW_SBF_CS (0x80)
456 #define GPIO_PAR_DSPIOW_OWDAT (((x)&0x03)<<4)
457 #define GPIO_PAR_DSPIOW_OWDAT_MASK (0xCF)
458 #define GPIO_PAR_DSPIOW_OWDAT_OWDAT (0x30)
459 #define GPIO_PAR_DSPIOW_OWDAT_DACK0 (0x20)
460 #define GPIO_PAR_DSPIOW_OWDAT_GPIO (0x00)
462 #define GPIO_PAR_TIMER_T3IN(x) (((x)&0x03)<<6)
463 #define GPIO_PAR_TIMER_T3IN_MASK (0x3F)
464 #define GPIO_PAR_TIMER_T3IN_T3IN (0xC0)
465 #define GPIO_PAR_TIMER_T3IN_EXTA3 (0xC0)
466 #define GPIO_PAR_TIMER_T3IN_T3OUT (0x80)
467 #define GPIO_PAR_TIMER_T3IN_USB0_VBUSEN (0x40)
468 #define GPIO_PAR_TIMER_T3IN_ULIPI_DIR (0x40)
469 #define GPIO_PAR_TIMER_T3IN_GPIO (0x00)
470 #define GPIO_PAR_TIMER_T2IN(x) (((x)&0x03)<<4)
471 #define GPIO_PAR_TIMER_T2IN_MASK (0xCF)
472 #define GPIO_PAR_TIMER_T2IN_T2IN (0x30)
473 #define GPIO_PAR_TIMER_T2IN_EXTA2 (0x30)
474 #define GPIO_PAR_TIMER_T2IN_T2OUT (0x20)
475 #define GPIO_PAR_TIMER_T2IN_SDHC_DAT2 (0x10)
476 #define GPIO_PAR_TIMER_T2IN_GPIO (0x00)
477 #define GPIO_PAR_TIMER_T1IN(x) (((x)&0x03)<<2)
478 #define GPIO_PAR_TIMER_T1IN_MASK (0xF3)
479 #define GPIO_PAR_TIMER_T1IN_T1IN (0x0C)
480 #define GPIO_PAR_TIMER_T1IN_EXTA1 (0x0C)
481 #define GPIO_PAR_TIMER_T1IN_T1OUT (0x08)
482 #define GPIO_PAR_TIMER_T1IN_SDHC_DAT1 (0x04)
483 #define GPIO_PAR_TIMER_T1IN_GPIO (0x00)
484 #define GPIO_PAR_TIMER_T0IN(x) ((x)&0x03)
485 #define GPIO_PAR_TIMER_T0IN_MASK (0xFC)
486 #define GPIO_PAR_TIMER_T0IN_T0IN (0x03)
487 #define GPIO_PAR_TIMER_T0IN_EXTA0 (0x03)
488 #define GPIO_PAR_TIMER_T0IN_T0OUT (0x02)
489 #define GPIO_PAR_TIMER_T0IN_USBO_VBUSOC (0x01)
490 #define GPIO_PAR_TIMER_T0IN_ULPI_NXT (0x01)
491 #define GPIO_PAR_TIMER_T0IN_GPIO (0x00)
493 #define GPIO_PAR_UART2_U2CTS(x) (((x)&0x03)<<6)
494 #define GPIO_PAR_UART2_U2CTS_MASK (0x3F)
495 #define GPIO_PAR_UART2_U2CTS_U2CTS (0xC0)
496 #define GPIO_PAR_UART2_U2CTS_U6TXD (0x80)
497 #define GPIO_PAR_UART2_U2CTS_SSI1_BCLK (0x40)
498 #define GPIO_PAR_UART2_U2CTS_GPIO (0x00)
499 #define GPIO_PAR_UART2_U2RTS(x) (((x)&0x03)<<4)
500 #define GPIO_PAR_UART2_U2RTS_MASK (0xCF)
501 #define GPIO_PAR_UART2_U2RTS_U2RTS (0x30)
502 #define GPIO_PAR_UART2_U2RTS_U6RXD (0x20)
503 #define GPIO_PAR_UART2_U2RTS_SSI1_FS (0x10)
504 #define GPIO_PAR_UART2_U2RTS_GPIO (0x00)
505 #define GPIO_PAR_UART2_U2RXD(x) (((x)&0x03)<<2)
506 #define GPIO_PAR_UART2_U2RXD_MASK (0xF3)
507 #define GPIO_PAR_UART2_U2RXD_U2RXD (0x0C)
508 #define GPIO_PAR_UART2_U2RXD_PWM_A3 (0x08)
509 #define GPIO_PAR_UART2_U2RXD_SSI1_RXD (0x04)
510 #define GPIO_PAR_UART2_U2RXD_GPIO (0x00)
511 #define GPIO_PAR_UART2_U2TXD(x) ((x)&0x03)
512 #define GPIO_PAR_UART2_U2TXD_MASK (0xFC)
513 #define GPIO_PAR_UART2_U2TXD_U2TXD (0x03)
514 #define GPIO_PAR_UART2_U2TXD_PWM_B3 (0x02)
515 #define GPIO_PAR_UART2_U2TXD_SSI1_TXD (0x01)
516 #define GPIO_PAR_UART2_U2TXD_GPIO (0x00)
518 #define GPIO_PAR_UART1_U1CTS(x) (((x)&0x03)<<6)
519 #define GPIO_PAR_UART1_U1CTS_MASK (0x3F)
520 #define GPIO_PAR_UART1_U1CTS_U1CTS (0xC0)
521 #define GPIO_PAR_UART1_U1CTS_U5TXD (0x80)
522 #define GPIO_PAR_UART1_U1CTS_DSPI3_SCK (0x40)
523 #define GPIO_PAR_UART1_U1CTS_GPIO (0x00)
524 #define GPIO_PAR_UART1_U1RTS(x) (((x)&0x03)<<4)
525 #define GPIO_PAR_UART1_U1RTS_MASK (0xCF)
526 #define GPIO_PAR_UART1_U1RTS_U1RTS (0x30)
527 #define GPIO_PAR_UART1_U1RTS_U5RXD (0x20)
528 #define GPIO_PAR_UART1_U1RTS_DSPI3_PCS0 (0x10)
529 #define GPIO_PAR_UART1_U1RTS_GPIO (0x00)
530 #define GPIO_PAR_UART1_U1RXD(x) (((x)&0x03)<<2)
531 #define GPIO_PAR_UART1_U1RXD_MASK (0xF3)
532 #define GPIO_PAR_UART1_U1RXD_U1RXD (0x0C)
533 #define GPIO_PAR_UART1_U1RXD_I2C5SDA (0x08)
534 #define GPIO_PAR_UART1_U1RXD_DSPI3_SIN (0x04)
535 #define GPIO_PAR_UART1_U1RXD_GPIO (0x00)
536 #define GPIO_PAR_UART1_U1TXD(x) ((x)&0x03)
537 #define GPIO_PAR_UART1_U1TXD_MASK (0xFC)
538 #define GPIO_PAR_UART1_U1TXD_U1TXD (0x03)
539 #define GPIO_PAR_UART1_U1TXD_I2C5SCL (0x02)
540 #define GPIO_PAR_UART1_U1TXD_DSPI3_SOUT (0x01)
541 #define GPIO_PAR_UART1_U1TXD_GPIO (0x00)
543 #define GPIO_PAR_UART0_U0CTS(x) (((x)&0x03)<<6)
544 #define GPIO_PAR_UART0_U0CTS_MASK (0x3F)
545 #define GPIO_PAR_UART0_U0CTS_U0CTS (0xC0)
546 #define GPIO_PAR_UART0_U0CTS_U4TXD (0x80)
547 #define GPIO_PAR_UART0_U0CTS_DSPI2_SCK (0x40)
548 #define GPIO_PAR_UART0_U0CTS_GPIO (0x00)
549 #define GPIO_PAR_UART0_U0RTS(x) (((x)&0x03)<<4)
550 #define GPIO_PAR_UART0_U0RTS_MASK (0xCF)
551 #define GPIO_PAR_UART0_U0RTS_U0RTS (0x30)
552 #define GPIO_PAR_UART0_U0RTS_U4RXD (0x20)
553 #define GPIO_PAR_UART0_U0RTS_DSPI2_PCS0 (0x10)
554 #define GPIO_PAR_UART0_U0RTS_GPIO (0x00)
555 #define GPIO_PAR_UART0_U0RXD(x) (((x)&0x03)<<2)
556 #define GPIO_PAR_UART0_U0RXD_MASK (0xF3)
557 #define GPIO_PAR_UART0_U0RXD_U0RXD (0x0C)
558 #define GPIO_PAR_UART0_U0RXD_I2C4SDA (0x08)
559 #define GPIO_PAR_UART0_U0RXD_DSPI2_SIN (0x04)
560 #define GPIO_PAR_UART0_U0RXD_GPIO (0x00)
561 #define GPIO_PAR_UART0_U0TXD(x) ((x)&0x03)
562 #define GPIO_PAR_UART0_U0TXD_MASK (0xFC)
563 #define GPIO_PAR_UART0_U0TXD_U0TXD (0x03)
564 #define GPIO_PAR_UART0_U0TXD_I2C4SCL (0x02)
565 #define GPIO_PAR_UART0_U0TXD_DSPI2_SOUT (0x01)
566 #define GPIO_PAR_UART0_U0TXD_GPIO (0x00)
568 #define GPIO_PAR_SDHCH_DAT3(x) (((x)&0x03)<<6)
569 #define GPIO_PAR_SDHCH_DAT3_MASK (0x3F)
570 #define GPIO_PAR_SDHCH_DAT3_DAT3 (0xC0)
571 #define GPIO_PAR_SDHCH_DAT3_PWM_A1 (0x80)
572 #define GPIO_PAR_SDHCH_DAT3_DSPI1_PCS0 (0x40)
573 #define GPIO_PAR_SDHCH_DAT3_GPIO (0x00)
574 #define GPIO_PAR_SDHCH_DAT2(x) (((x)&0x03)<<4)
575 #define GPIO_PAR_SDHCH_DAT2_MASK (0xCF)
576 #define GPIO_PAR_SDHCH_DAT2_DAT2 (0x30)
577 #define GPIO_PAR_SDHCH_DAT2_PWM_B1 (0x20)
578 #define GPIO_PAR_SDHCH_DAT2_DSPI1_PCS2 (0x10)
579 #define GPIO_PAR_SDHCH_DAT2_GPIO (0x00)
580 #define GPIO_PAR_SDHCH_DAT1(x) (((x)&0x03)<<2)
581 #define GPIO_PAR_SDHCH_DAT1_MASK (0xF3)
582 #define GPIO_PAR_SDHCH_DAT1_DAT1 (0x0C)
583 #define GPIO_PAR_SDHCH_DAT1_PWM_A2 (0x08)
584 #define GPIO_PAR_SDHCH_DAT1_DSPI1_PCS1 (0x04)
585 #define GPIO_PAR_SDHCH_DAT1_GPIO (0x00)
586 #define GPIO_PAR_SDHCH_DAT0(x) ((x)&0x03)
587 #define GPIO_PAR_SDHCH_DAT0_MASK (0xFC)
588 #define GPIO_PAR_SDHCH_DAT0_DAT0 (0x03)
589 #define GPIO_PAR_SDHCH_DAT0_PWM_B2 (0x02)
590 #define GPIO_PAR_SDHCH_DAT0_DSPI1_SOUT (0x01)
591 #define GPIO_PAR_SDHCH_DAT0_GPIO (0x00)
593 #define GPIO_PAR_SDHCL_CMD(x) (((x)&0x03)<<2)
594 #define GPIO_PAR_SDHCL_CMD_MASK (0xF3)
595 #define GPIO_PAR_SDHCL_CMD_CMD (0x0C)
596 #define GPIO_PAR_SDHCL_CMD_PWM_A0 (0x08)
597 #define GPIO_PAR_SDHCL_CMD_DSPI1_SIN (0x04)
598 #define GPIO_PAR_SDHCL_CMD_GPIO (0x00)
599 #define GPIO_PAR_SDHCL_CLK(x) ((x)&0x03)
600 #define GPIO_PAR_SDHCL_CLK_MASK (0xFC)
601 #define GPIO_PAR_SDHCL_CLK_CLK (0x03)
602 #define GPIO_PAR_SDHCL_CLK_PWM_B0 (0x02)
603 #define GPIO_PAR_SDHCL_CLK_DSPI1_SCK (0x01)
604 #define GPIO_PAR_SDHCL_CLK_GPIO (0x00)
606 #define GPIO_PAR_SIMP0H_DAT(x) (((x)&0x03)<<6)
607 #define GPIO_PAR_SIMP0H_DAT_MASK (0x3F)
608 #define GPIO_PAR_SIMP0H_DAT_DAT (0xC0)
609 #define GPIO_PAR_SIMP0H_DAT_PWM_FAULT2 (0x80)
610 #define GPIO_PAR_SIMP0H_DAT_SDHC_DAT7 (0x40)
611 #define GPIO_PAR_SIMP0H_DAT_GPIO (0x00)
612 #define GPIO_PAR_SIMP0H_VEN(x) (((x)&0x03)<<4)
613 #define GPIO_PAR_SIMP0H_VEN_MASK (0xCF)
614 #define GPIO_PAR_SIMP0H_VEN_VEN (0x30)
615 #define GPIO_PAR_SIMP0H_VEN_PWM_FAULT0 (0x20)
616 #define GPIO_PAR_SIMP0H_VEN_GPIO (0x00)
617 #define GPIO_PAR_SIMP0H_RST(x) (((x)&0x03)<<2)
618 #define GPIO_PAR_SIMP0H_RST_MASK (0xF3)
619 #define GPIO_PAR_SIMP0H_RST_RST (0x0C)
620 #define GPIO_PAR_SIMP0H_RST_PWM_FORCE (0x08)
621 #define GPIO_PAR_SIMP0H_RST_SDHC_DAT6 (0x04)
622 #define GPIO_PAR_SIMP0H_RST_GPIO (0x00)
623 #define GPIO_PAR_SIMP0H_PD(x) ((x)&0x03)
624 #define GPIO_PAR_SIMP0H_PD_MASK (0xFC)
625 #define GPIO_PAR_SIMP0H_PD_PD (0x03)
626 #define GPIO_PAR_SIMP0H_PD_PWM_SYNC (0x02)
627 #define GPIO_PAR_SIMP0H_PD_SDHC_DAT5 (0x01)
628 #define GPIO_PAR_SIMP0H_PD_GPIO (0x00)
630 #define GPIO_PAR_SIMP0L_CLK(x) ((x)&0x03)
631 #define GPIO_PAR_SIMP0L_CLK_MASK (0xFC)
632 #define GPIO_PAR_SIMP0L_CLK_CLK (0x03)
633 #define GPIO_PAR_SIMP0L_CLK_PWM_FAULT1 (0x02)
634 #define GPIO_PAR_SIMP0L_CLK_SDHC_DAT4 (0x01)
635 #define GPIO_PAR_SIMP0L_CLK_GPIO (0x00)
637 #define GPIO_PAR_SSI0H_RXD(x) (((x)&0x03)<<6)
638 #define GPIO_PAR_SSI0H_RXD_MASK (0x3F)
639 #define GPIO_PAR_SSI0H_RXD_RXD (0xC0)
640 #define GPIO_PAR_SSI0H_RXD_I2C2SDA (0x80)
641 #define GPIO_PAR_SSI0H_RXD_SIM1_VEN (0x40)
642 #define GPIO_PAR_SSI0H_RXD_GPIO (0x00)
643 #define GPIO_PAR_SSI0H_TXD(x) (((x)&0x03)<<4)
644 #define GPIO_PAR_SSI0H_TXD_MASK (0xCF)
645 #define GPIO_PAR_SSI0H_TXD_TXD (0x30)
646 #define GPIO_PAR_SSI0H_TXD_I2C2SCL (0x20)
647 #define GPIO_PAR_SSI0H_TXD_SIM1_DAT (0x10)
648 #define GPIO_PAR_SSI0H_TXD_GPIO (0x00)
649 #define GPIO_PAR_SSI0H_FS(x) (((x)&0x03)<<2)
650 #define GPIO_PAR_SSI0H_FS_MASK (0xF3)
651 #define GPIO_PAR_SSI0H_FS_FS (0x0C)
652 #define GPIO_PAR_SSI0H_FS_U7TXD (0x08)
653 #define GPIO_PAR_SSI0H_FS_SIM1_RST (0x04)
654 #define GPIO_PAR_SSI0H_FS_GPIO (0x00)
655 #define GPIO_PAR_SSI0H_MCLK(x) ((x)&0x03)
656 #define GPIO_PAR_SSI0H_MCLK_MASK (0xFC)
657 #define GPIO_PAR_SSI0H_MCLK_MCLK (0x03)
658 #define GPIO_PAR_SSI0H_MCLK_SSI_CLKIN (0x02)
659 #define GPIO_PAR_SSI0H_MCLK_SIM1_CLK (0x01)
660 #define GPIO_PAR_SSI0H_MCLK_GPIO (0x00)
662 #define GPIO_PAR_SSI0L_BCLK(x) ((x)&0x03)
663 #define GPIO_PAR_SSI0L_BCLK_MASK (0xFC)
664 #define GPIO_PAR_SSI0L_BCLK_BCLK (0x03)
665 #define GPIO_PAR_SSI0L_BCLK_U7RXD (0x02)
666 #define GPIO_PAR_SSI0L_BCLK_SIM1_PD (0x01)
667 #define GPIO_PAR_SSI0L_BCLK_GPIO (0x00)
669 #define GPIO_PAR_DEBUGH1_DAT3 (0x40)
670 #define GPIO_PAR_DEBUGH1_DAT2 (0x10)
671 #define GPIO_PAR_DEBUGH1_DAT1 (0x04)
672 #define GPIO_PAR_DEBUGH1_DAT0 (0x01)
674 #define GPIO_PAR_DEBUGH0_PST3 (0x40)
675 #define GPIO_PAR_DEBUGH0_PST2 (0x10)
676 #define GPIO_PAR_DEBUGH0_PST1 (0x04)
677 #define GPIO_PAR_DEBUGH0_PST0 (0x01)
679 #define GPIO_PODR_G4_VAL (0x01 << 4)
680 #define GPIO_PODR_G4_MASK (0xff & ~GPIO_PODR_G4_VAL)
681 #define GPIO_PDDR_G4_OUTPUT (0x01 << 4)
682 #define GPIO_PDDR_G4_MASK (0xff & ~GPIO_PDDR_G4_OUTPUT)
684 #define GPIO_PAR_DEBUGL_ALLPST (0x01)
686 #define GPIO_PAR_FEC_FEC(x) ((x)&0x0F)
687 #define GPIO_PAR_FEC_FEC_MASK (0xF0)
688 #define GPIO_PAR_FEC_FEC_GPIO (0x0D)
689 #define GPIO_PAR_FEC_FEC_RMII1 (0x0C)
690 #define GPIO_PAR_FEC_FEC_RMII1FUL (0x0B)
691 #define GPIO_PAR_FEC_FEC_RMII_ULPI (0x0A)
692 #define GPIO_PAR_FEC_FEC_RMII0 (0x09)
693 #define GPIO_PAR_FEC_FEC_RMII0FUL_ULPI (0x08)
694 #define GPIO_PAR_FEC_FEC_RMII0FUL (0x07)
695 #define GPIO_PAR_FEC_FEC_RMII0_1FUL (0x06)
696 #define GPIO_PAR_FEC_FEC_RMII0FUL_1 (0x05) /* 0:Full 1: */
697 /* Both 0&1: MDC, MDIO, COL & TXER - GPIO */
698 #define GPIO_PAR_FEC_FEC_RMII0_1 (0x04)
699 #define GPIO_PAR_FEC_FEC_RMII0FUL_1FUL (0x03)
700 #define GPIO_PAR_FEC_FEC_MII (0x01) /* MDC & MDIO - GPIO */
701 #define GPIO_PAR_FEC_FEC_MIIFUL (0x00)
707 #define GPIO_MSCR_SDRAM_MSC(x) ((x)&0x03)
708 #define GPIO_MSCR_SDRAM_MSC_MASK (0xFC)
712 #define GPIO_SRCR_FB3_FB3(x) ((x)&0x03)
713 #define GPIO_SRCR_FB3_FB3_MASK (0xFC)
715 #define GPIO_SRCR_FB2_FB2(x) ((x)&0x03)
716 #define GPIO_SRCR_FB2_FB2_MASK (0xFC)
718 #define GPIO_SRCR_FB1_FB1(x) ((x)&0x03)
719 #define GPIO_SRCR_FB1_FB1_MASK (0xFC)
721 #define GPIO_SRCR_FB4_FB5(x) (((x)&0x03)<<2)
722 #define GPIO_SRCR_FB4_FB5_MASK (0xF3)
723 #define GPIO_SRCR_FB4_FB4(x) ((x)&0x03)
724 #define GPIO_SRCR_FB4_FB4_MASK (0xFC)
726 #define GPIO_SRCR_DSPIOW_OWDAT(x) (((x)&0x03)<<4)
727 #define GPIO_SRCR_DSPIOW_OWDAT_MASK (0xCF)
728 #define GPIO_SRCR_DSPIOW_DSPI0(x) ((x)&0x03)
729 #define GPIO_SRCR_DSPIOW_DSPI0_MASK (0xFC)
731 #define GPIO_SRCR_CANI2C_CAN1(x) (((x)&0x03)<<2)
732 #define GPIO_SRCR_CANI2C_CAN1_MASK (0xF3)
733 #define GPIO_SRCR_CANI2C_I2C0(x) ((x)&0x03)
734 #define GPIO_SRCR_CANI2C_I2C0_MASK (0xFC)
736 #define GPIO_SRCR_IRQ0_IRQ0(x) ((x)&0x03)
737 #define GPIO_SRCR_IRQ0_IRQ0_MASK (0xFC)
739 #define GPIO_SRCR_TIMER_TMR3(x) (((x)&0x03)<<6)
740 #define GPIO_SRCR_TIMER_TMR3_MASK (0x3F)
741 #define GPIO_SRCR_TIMER_TMR2(x) (((x)&0x03)<<4)
742 #define GPIO_SRCR_TIMER_TMR2_MASK (0xCF)
743 #define GPIO_SRCR_TIMER_TMR1(x) (((x)&0x03)<<2)
744 #define GPIO_SRCR_TIMER_TMR1_MASK (0xF3)
745 #define GPIO_SRCR_TIMER_TMR0(x) ((x)&0x03)
746 #define GPIO_SRCR_TIMER_TMR0_MASK (0xFC)
748 #define GPIO_SRCR_UART_U2(x) (((x)&0x03)<<4)
749 #define GPIO_SRCR_UART_U2_MASK (0xCF)
750 #define GPIO_SRCR_UART_U1(x) (((x)&0x03)<<2)
751 #define GPIO_SRCR_UART_U1_MASK (0xF3)
752 #define GPIO_SRCR_UART_U0(x) ((x)&0x03)
753 #define GPIO_SRCR_UART_U0_MASK (0xFC)
755 #define GPIO_SRCR_FEC_RMII0(x) (((x)&0x03)<<2)
756 #define GPIO_SRCR_FEC_RMII0_MASK (0xF3)
757 #define GPIO_SRCR_FEC_RMII1(x) ((x)&0x03)
758 #define GPIO_SRCR_FEC_RMII1_MASK (0xFC)
760 #define GPIO_SRCR_SDHC_SDHC(x) ((x)&0x03)
761 #define GPIO_SRCR_SDHC_SDHC_MASK (0xFC)
763 #define GPIO_SRCR_SIM0_SIMP0(x) ((x)&0x03)
764 #define GPIO_SRCR_SIM0_SIMP0_MASK (0xFC)
766 #define GPIO_SRCR_SSI0_SSI0(x) ((x)&0x03)
767 #define GPIO_SRCR_SSI0_SSI0_MASK (0xFC)
769 #define GPIO_PCR_URTS_U2 (0x0004)
770 #define GPIO_PCR_URTS_U1 (0x0002)
771 #define GPIO_PCR_URTS_U0 (0x0001)
773 #define GPIO_PCR_UCTS_U2 (0x0004)
774 #define GPIO_PCR_UCTS_U1 (0x0002)
775 #define GPIO_PCR_UCTS_U0 (0x0001)
777 #define GPIO_UTXD_WOM_U9 (0x0200)
778 #define GPIO_UTXD_WOM_U8 (0x0100)
779 #define GPIO_UTXD_WOM_U7 (0x0080)
780 #define GPIO_UTXD_WOM_U6 (0x0040)
781 #define GPIO_UTXD_WOM_U5 (0x0020)
782 #define GPIO_UTXD_WOM_U4 (0x0010)
783 #define GPIO_UTXD_WOM_U3 (0x0008)
784 #define GPIO_UTXD_WOM_U2 (0x0004)
785 #define GPIO_UTXD_WOM_U1 (0x0002)
786 #define GPIO_UTXD_WOM_U0 (0x0001)
789 #define GPIO_URXD_WOM_U9_MASK (0xFFF3FFFF)
791 #define GPIO_URXD_WOM_U8_MASK (0xFFFCFFFF)
793 #define GPIO_URXD_WOM_U7_MASK (0xFFFF3FFF)
795 #define GPIO_URXD_WOM_U6_MASK (0xFFFFCFFF)
797 #define GPIO_URXD_WOM_U5_MASK (0xFFFFF3FF)
799 #define GPIO_URXD_WOM_U4_MASK (0xFFFFFCFF)
801 #define GPIO_URXD_WOM_U3_MASK (0xFFFFFF3F)
803 #define GPIO_URXD_WOM_U2_MASK (0xFFFFFFCF)
805 #define GPIO_URXD_WOM_U1_MASK (0xFFFFFFF3)
807 #define GPIO_URXD_WOM_U0_MASK (0xFFFFFFFC)
809 #define GPIO_HCR1_PG4_0(x) (((x)&0x1F)<<27)
810 #define GPIO_HCR1_PG4_0_MASK (0x07FFFFFF)
811 #define GPIO_HCR1_PF7_3(x) (((x)&0x1F)<<22)
812 #define GPIO_HCR1_PF7_3_MASK (0xF83FFFFF)
813 #define GPIO_HCR1_PE6_0(x) (((x)&0x7F)<<15)
814 #define GPIO_HCR1_PE6_0_MASK (0xFFC07FFF)
815 #define GPIO_HCR1_PD7_3(x) (((x)&0x1F)<<10)
816 #define GPIO_HCR1_PD7_3_MASK (0xFFFF83FF)
817 #define GPIO_HCR1_PC7_1(x) (((x)&0x7F)<<3)
818 #define GPIO_HCR1_PC7_1_MASK (0xFFFFFC07)
820 #define GPIO_HCR1_PB2_0_MASK (0xFFFFFFF8)
822 #define GPIO_HCR0_PK3 (0x00000400)
823 #define GPIO_HCR0_PK0 (0x00000200)
825 #define GPIO_HCR0_PD2_0_MASK (0xFFFFFE3F)
826 #define GPIO_HCR0_PE7 (0x00000020)
827 #define GPIO_HCR0_PH7_3(x) ((x)&0x1F)
828 #define GPIO_HCR0_PH7_3_MASK(x) (0xFFFFFFE0)
833 #define PLL_CR_LOCIRQ (0x00040000)
834 #define PLL_CR_LOCRE (0x00020000)
835 #define PLL_CR_LOCEN (0x00010000)
836 #define PLL_CR_LOLIRQ (0x00004000)
837 #define PLL_CR_LOLRE (0x00002000)
838 #define PLL_CR_LOLEN (0x00001000)
840 #define PLL_CR_REFDIV_MASK (0xFFFFF8FF)
841 #define PLL_CR_FBKDIV(x) ((x)&0x3F)
842 #define PLL_CR_FBKDIV_MASK (0xFFFFFFC0)
843 #define PLL_CR_FBKDIV_BITS (0x3F)
845 #define PLL_DR_OUTDIV5(x) (((x)&0x1F)<<21)
846 #define PLL_DR_OUTDIV5_MASK (0xFC1FFFFF)
847 #define PLL_DR_OUTDIV5_BITS (0x03E00000)
848 #define PLL_DR_OUTDIV4(x) (((x)&0x1F)<<16)
849 #define PLL_DR_OUTDIV4_MASK (0xFFE0FFFF)
850 #define PLL_DR_OUTDIV4_BITS (0x001F0000)
851 #define PLL_DR_OUTDIV3(x) (((x)&0x1F)<<10)
852 #define PLL_DR_OUTDIV3_MASK (0xFFFF83FF)
853 #define PLL_DR_OUTDIV3_BITS (0x00007C00)
854 #define PLL_DR_OUTDIV2(x) (((x)&0x1F)<<5)
855 #define PLL_DR_OUTDIV2_MASK (0xFFFFFC1F)
856 #define PLL_DR_OUTDIV2_BITS (0x000003E0)
857 #define PLL_DR_OUTDIV1(x) ((x)&0x1F)
858 #define PLL_DR_OUTDIV1_MASK (0xFFFFFFE0)
859 #define PLL_DR_OUTDIV1_BITS (0x0000001F)
861 #define PLL_SR_LOCF (0x00000200)
862 #define PLL_SR_LOC (0x00000100)
863 #define PLL_SR_LOLF (0x00000040)
864 #define PLL_SR_LOCKS (0x00000020)
865 #define PLL_SR_LOCK (0x00000010)
868 #define PLL_SR_MODE_MASK (0xFFFFFFF8)