asm/coldfire/intctrl.h

1 /* SPDX-License-Identifier: GPL-2.0+ */
5  * Copyright (C) 2004-2008 Freescale Semiconductor, Inc.
6  * TsiChung Liew (Tsi-Chung.Liew@freescale.com)
21 	u32 iprl0;		/* 0x04 Pending Low */
23 	u32 imrl0;		/* 0x0C Mask Low */
25 	u32 frcl0;		/* 0x14 Force Low */
29 	u16 res1[19];		/* 0x1a - 0x3c */
31 	u16 res1;		/* 0x18 - 0x19 */
35 	u8 clmask0;		/* 0x1E Current Level Mask */
36 	u8 slmask;		/* 0x1F Saved Level Mask */
37 	u32 res2[8];		/* 0x20 - 0x3F */
39 	u8 icr0[64];		/* 0x40 - 0x7F Control registers */
40 	u32 res3[24];		/* 0x80 - 0xDF */
42 	u8 res4[3];		/* 0xE1 - 0xE3 */
43 	u8 L1iack0;		/* 0xE4 Level n interrupt ack */
44 	u8 res5[3];		/* 0xE5 - 0xE7 */
45 	u8 L2iack0;		/* 0xE8 Level n interrupt ack */
46 	u8 res6[3];		/* 0xE9 - 0xEB */
47 	u8 L3iack0;		/* 0xEC Level n interrupt ack */
48 	u8 res7[3];		/* 0xED - 0xEF */
49 	u8 L4iack0;		/* 0xF0 Level n interrupt ack */
50 	u8 res8[3];		/* 0xF1 - 0xF3 */
51 	u8 L5iack0;		/* 0xF4 Level n interrupt ack */
52 	u8 res9[3];		/* 0xF5 - 0xF7 */
53 	u8 L6iack0;		/* 0xF8 Level n interrupt ack */
54 	u8 resa[3];		/* 0xF9 - 0xFB */
55 	u8 L7iack0;		/* 0xFC Level n interrupt ack */
56 	u8 resb[3];		/* 0xFD - 0xFF */
62 	u32 iprl1;		/* 0x04 Pending Low */
64 	u32 imrl1;		/* 0x0C Mask Low */
66 	u32 frcl1;		/* 0x14 Force Low */
70 	u16 res1[19];		/* 0x1a - 0x3c */
76 	u16 res2;		/* 0x1E - 0x1F */
77 	u32 res3[8];		/* 0x20 - 0x3F */
79 	u8 icr1[64];		/* 0x40 - 0x7F */
80 	u32 res4[24];		/* 0x80 - 0xDF */
82 	u8 res5[3];		/* 0xE1 - 0xE3 */
83 	u8 L1iack1;		/* 0xE4 Level n interrupt ack */
84 	u8 res6[3];		/* 0xE5 - 0xE7 */
85 	u8 L2iack1;		/* 0xE8 Level n interrupt ack */
86 	u8 res7[3];		/* 0xE9 - 0xEB */
87 	u8 L3iack1;		/* 0xEC Level n interrupt ack */
88 	u8 res8[3];		/* 0xED - 0xEF */
89 	u8 L4iack1;		/* 0xF0 Level n interrupt ack */
90 	u8 res9[3];		/* 0xF1 - 0xF3 */
91 	u8 L5iack1;		/* 0xF4 Level n interrupt ack */
92 	u8 resa[3];		/* 0xF5 - 0xF7 */
93 	u8 L6iack1;		/* 0xF8 Level n interrupt ack */
94 	u8 resb[3];		/* 0xF9 - 0xFB */
95 	u8 L7iack1;		/* 0xFC Level n interrupt ack */
96 	u8 resc[3];		/* 0xFD - 0xFF */