130 #define SATA_BASE_REG(port)		(0xA2000 + (port)*0x2000)  argument
132 #define SATA_PWR_PLL_CTRL_REG(port)	(SATA_BASE_REG(port) + 0x804)  argument
133 #define SATA_DIG_LP_ENA_REG(port)	(SATA_BASE_REG(port) + 0x88C)  argument
134 #define SATA_REF_CLK_SEL_REG(port)	(SATA_BASE_REG(port) + 0x918)  argument
135 #define SATA_COMPHY_CTRL_REG(port)	(SATA_BASE_REG(port) + 0x920)  argument
136 #define SATA_LP_PHY_EXT_CTRL_REG(port)	(SATA_BASE_REG(port) + 0x058)  argument
137 #define SATA_LP_PHY_EXT_STAT_REG(port)	(SATA_BASE_REG(port) + 0x05C)  argument
138 #define SATA_IMP_TX_SSC_CTRL_REG(port)	(SATA_BASE_REG(port) + 0x810)  argument
139 #define SATA_GEN_1_SET_0_REG(port)	(SATA_BASE_REG(port) + 0x834)  argument
140 #define SATA_GEN_1_SET_1_REG(port)	(SATA_BASE_REG(port) + 0x838)  argument
141 #define SATA_GEN_2_SET_0_REG(port)	(SATA_BASE_REG(port) + 0x83C)  argument
142 #define SATA_GEN_2_SET_1_REG(port)	(SATA_BASE_REG(port) + 0x840)  argument
145 #define MV_ETH_REGS_OFFSET(port)	(MV_ETH_BASE_ADDR - ((port) / 2) * \  argument
146 					 0x40000 + ((port) % 2) * 0x4000)
147 #define MV_ETH_REGS_BASE(port)		MV_ETH_REGS_OFFSET(port)  argument
150 #define SGMII_PWR_PLL_CTRL_REG(port)	(MV_ETH_REGS_BASE(port) + 0xE04)  argument
151 #define SGMII_DIG_LP_ENA_REG(port)	(MV_ETH_REGS_BASE(port) + 0xE8C)  argument
152 #define SGMII_REF_CLK_SEL_REG(port)	(MV_ETH_REGS_BASE(port) + 0xF18)  argument
153 #define SGMII_SERDES_CFG_REG(port)	(MV_ETH_REGS_BASE(port) + 0x4A0)  argument
154 #define SGMII_SERDES_STAT_REG(port)	(MV_ETH_REGS_BASE(port) + 0x4A4)  argument
155 #define SGMII_COMPHY_CTRL_REG(port)	(MV_ETH_REGS_BASE(port) + 0xF20)  argument
156 #define QSGMII_GEN_1_SETTING_REG(port)	(MV_ETH_REGS_BASE(port) + 0xE38)  argument
157 #define QSGMII_SERDES_CFG_REG(port)	(MV_ETH_REGS_BASE(port) + 0x4a0)  argument