Lines Matching defs:misc_regs
10 struct misc_regs { struct
11 u32 auto_cfg_reg; /* 0x0 */
12 u32 armdbg_ctr_reg; /* 0x4 */
13 u32 pll1_cntl; /* 0x8 */
14 u32 pll1_frq; /* 0xc */
15 u32 pll1_mod; /* 0x10 */
16 u32 pll2_cntl; /* 0x14 */
17 u32 pll2_frq; /* 0x18 */
18 u32 pll2_mod; /* 0x1C */
19 u32 pll_ctr_reg; /* 0x20 */
20 u32 amba_clk_cfg; /* 0x24 */
21 u32 periph_clk_cfg; /* 0x28 */
22 u32 periph1_clken; /* 0x2C */
23 u32 soc_core_id; /* 0x30 */
24 u32 ras_clken; /* 0x34 */
25 u32 periph1_rst; /* 0x38 */
26 u32 periph2_rst; /* 0x3C */
27 u32 ras_rst; /* 0x40 */
28 u32 prsc1_clk_cfg; /* 0x44 */
29 u32 prsc2_clk_cfg; /* 0x48 */
30 u32 prsc3_clk_cfg; /* 0x4C */
31 u32 amem_cfg_ctrl; /* 0x50 */
32 u32 expi_clk_cfg; /* 0x54 */
33 u32 reserved_1; /* 0x58 */
34 u32 clcd_synth_clk; /* 0x5C */
35 u32 irda_synth_clk; /* 0x60 */
36 u32 uart_synth_clk; /* 0x64 */
37 u32 gmac_synth_clk; /* 0x68 */
38 u32 ras_synth1_clk; /* 0x6C */
39 u32 ras_synth2_clk; /* 0x70 */
40 u32 ras_synth3_clk; /* 0x74 */
41 u32 ras_synth4_clk; /* 0x78 */
42 u32 arb_icm_ml1; /* 0x7C */
43 u32 arb_icm_ml2; /* 0x80 */
44 u32 arb_icm_ml3; /* 0x84 */
45 u32 arb_icm_ml4; /* 0x88 */
46 u32 arb_icm_ml5; /* 0x8C */
47 u32 arb_icm_ml6; /* 0x90 */
48 u32 arb_icm_ml7; /* 0x94 */
49 u32 arb_icm_ml8; /* 0x98 */
50 u32 arb_icm_ml9; /* 0x9C */
51 u32 dma_src_sel; /* 0xA0 */
52 u32 uphy_ctr_reg; /* 0xA4 */
53 u32 gmac_ctr_reg; /* 0xA8 */
54 u32 port_bridge_ctrl; /* 0xAC */
55 u32 reserved_2[4]; /* 0xB0--0xBC */
56 u32 prc1_ilck_ctrl_reg; /* 0xC0 */
57 u32 prc2_ilck_ctrl_reg; /* 0xC4 */
58 u32 prc3_ilck_ctrl_reg; /* 0xC8 */
59 u32 prc4_ilck_ctrl_reg; /* 0xCC */
60 u32 prc1_intr_ctrl_reg; /* 0xD0 */
61 u32 prc2_intr_ctrl_reg; /* 0xD4 */
62 u32 prc3_intr_ctrl_reg; /* 0xD8 */
63 u32 prc4_intr_ctrl_reg; /* 0xDC */
64 u32 powerdown_cfg_reg; /* 0xE0 */
65 u32 ddr_1v8_compensation; /* 0xE4 */
66 u32 ddr_2v5_compensation; /* 0xE8 */
67 u32 core_3v3_compensation; /* 0xEC */
68 u32 ddr_pad; /* 0xF0 */
69 u32 bist1_ctr_reg; /* 0xF4 */
70 u32 bist2_ctr_reg; /* 0xF8 */
71 u32 bist3_ctr_reg; /* 0xFC */
72 u32 bist4_ctr_reg; /* 0x100 */
73 u32 bist5_ctr_reg; /* 0x104 */
74 u32 bist1_rslt_reg; /* 0x108 */
75 u32 bist2_rslt_reg; /* 0x10C */
76 u32 bist3_rslt_reg; /* 0x110 */
77 u32 bist4_rslt_reg; /* 0x114 */
78 u32 bist5_rslt_reg; /* 0x118 */
79 u32 syst_error_reg; /* 0x11C */
80 u32 reserved_3[0x1FB8]; /* 0x120--0x7FFC */
81 u32 ras_gpp1_in; /* 0x8000 */
82 u32 ras_gpp2_in; /* 0x8004 */
83 u32 ras_gpp1_out; /* 0x8008 */
84 u32 ras_gpp2_out; /* 0x800C */