Lines Matching defs:venc_regs
89 struct venc_regs { struct
90 u32 rev_id; /* 0x00 */
91 u32 status; /* 0x04 */
92 u32 f_control; /* 0x08 */
93 u32 reserve_1; /* 0x0C */
94 u32 vidout_ctrl; /* 0x10 */
95 u32 sync_ctrl; /* 0x14 */
96 u32 reserve_2; /* 0x18 */
97 u32 llen; /* 0x1C */
98 u32 flens; /* 0x20 */
99 u32 hfltr_ctrl; /* 0x24 */
100 u32 cc_carr_wss_carr; /* 0x28 */
101 u32 c_phase; /* 0x2C */
102 u32 gain_u; /* 0x30 */
103 u32 gain_v; /* 0x34 */
104 u32 gain_y; /* 0x38 */
105 u32 black_level; /* 0x3C */
106 u32 blank_level; /* 0x40 */
107 u32 x_color; /* 0x44 */
108 u32 m_control; /* 0x48 */
109 u32 bstamp_wss_data; /* 0x4C */
110 u32 s_carr; /* 0x50 */
111 u32 line21; /* 0x54 */
112 u32 ln_sel; /* 0x58 */
113 u32 l21__wc_ctl; /* 0x5C */
114 u32 htrigger_vtrigger; /* 0x60 */
115 u32 savid__eavid; /* 0x64 */
116 u32 flen__fal; /* 0x68 */
117 u32 lal__phase_reset; /* 0x6C */
118 u32 hs_int_start_stop_x; /* 0x70 */
119 u32 hs_ext_start_stop_x; /* 0x74 */
120 u32 vs_int_start_x; /* 0x78 */
121 u32 vs_int_stop_x__vs_int_start_y; /* 0x7C */
122 u32 vs_int_stop_y__vs_ext_start_x; /* 0x80 */
123 u32 vs_ext_stop_x__vs_ext_start_y; /* 0x84 */
124 u32 vs_ext_stop_y; /* 0x88 */
125 u32 reserve_3; /* 0x8C */
126 u32 avid_start_stop_x; /* 0x90 */
127 u32 avid_start_stop_y; /* 0x94 */
128 u32 reserve_4; /* 0x98 */
129 u32 reserve_5; /* 0x9C */
130 u32 fid_int_start_x__fid_int_start_y; /* 0xA0 */
131 u32 fid_int_offset_y__fid_ext_start_x; /* 0xA4 */
132 u32 fid_ext_start_y__fid_ext_offset_y; /* 0xA8 */
133 u32 reserve_6; /* 0xAC */
134 u32 tvdetgp_int_start_stop_x; /* 0xB0 */
135 u32 tvdetgp_int_start_stop_y; /* 0xB4 */
136 u32 gen_ctrl; /* 0xB8 */
137 u32 reserve_7; /* 0xBC */
138 u32 reserve_8; /* 0xC0 */
139 u32 output_control; /* 0xC4 */
140 u32 dac_b__dac_c; /* 0xC8 */
141 u32 height_width; /* 0xCC */