asm/arch-aspeed/scu_ast2400.h

118 struct ast2400_scu {  struct
119 	u32 protection_key;			/* 0x00 */
120 	u32 sysreset_ctrl1;			/* 0x04 */
121 	u32 clk_sel1;				/* 0x08 */
122 	u32 clk_stop_ctrl1;			/* 0x0C */
123 	u32 freq_counter_ctrl;		/* 0x10 */
124 	u32 freq_counter_measure;	/* 0x14 */
125 	u32 intr_ctrl;				/* 0x18 */
126 	u32 d2_pll_param;			/* 0x1C */
127 	u32 m_pll_param;			/* 0x20 */
128 	u32 h_pll_param;			/* 0x24 */
129 	u32 freq_counter_cmp;		/* 0x28 */
130 	u32 misc_ctrl1;				/* 0x2C */
131 	u32 pci_config[3];			/* 0x30 */
132 	u32 sysreset_status;		/* 0x3C */
133 	u32 vga_handshake[2];		/* 0x40 */
134 	u32 mac_clk_delay;			/* 0x48 */
135 	u32 misc_ctrl2;				/* 0x4C */
136 	u32 vga_scratch[8];			/* 0x50 */
137 	u32 hwstrap;				/* 0x70 */
138 	u32 rng_ctrl;				/* 0x74 */
139 	u32 rng_data;				/* 0x78 */
140 	u32 rev_id;					/* 0x7C */
141 	u32 pinmux_ctrl[6];			/* 0x80 */
142 	u32 reserved0;				/* 0x98 */
143 	u32 wdt_rst_sel;			/* 0x9C */
144 	u32 pinmux_ctrl1[3];		/* 0xA0 */
145 	u32 reserved1[5];			/* 0xAC */
146 	u32 wakeup_enable;			/* 0xC0 */
147 	u32 wakeup_control;			/* 0xC4 */
148 	u32 reserved2[2];			/* 0xC8 */
149 	u32 hwstrap2;				/* 0xD0 */
150 	u32 reserved3[3];			/* 0xD4 */
151 	u32 freerun_counter;		/* 0xE0 */
152 	u32 freerun_counter_ext;	/* 0xE4 */
155 	u32 reserved4[6];			/* 0xE8 */
157 	struct ast2400_cpu2 {		/* 0x100 */
161 	} cpu2;
162 	u32 reserved5[17];			/* 0x11C */
168 	u32 uart_clk_ctrl;			/* 0x160 */
169 	u32 reserved7[7];
170 	u32 pcie_config;			/* 0x180 */
171 	u32 mmio_decode;
172 	u32 reloc_ctrl_decode[2];
173 	u32 mailbox_addr;
174 	u32 shared_sram_decode[2];
175 	u32 bmc_rev_id;
176 	u32 reserved8;
177 	u32 bmc_device_id;
178 	u32 reserved9[13];
179 	u32 clk_duty_sel;