46     QPCIBar tco_io_bar;  member
80     d->tco_io_bar = qpci_legacy_iomap(d->dev, PM_IO_BASE_ADDR + 0x60);  in test_init()
88     val = qpci_io_readw(d->dev, d->tco_io_bar, TCO1_CNT);  in stop_tco()
90     qpci_io_writew(d->dev, d->tco_io_bar, TCO1_CNT, val);  in stop_tco()
97     val = qpci_io_readw(d->dev, d->tco_io_bar, TCO1_CNT);  in start_tco()
99     qpci_io_writew(d->dev, d->tco_io_bar, TCO1_CNT, val);  in start_tco()
104     qpci_io_writew(d->dev, d->tco_io_bar, TCO_RLD, 4);  in load_tco()
109     qpci_io_writew(d->dev, d->tco_io_bar, TCO_TMR, ticks);  in set_tco_timeout()
114     qpci_io_writew(d->dev, d->tco_io_bar, TCO1_STS, 0x0008);  in clear_tco_status()
115     qpci_io_writew(d->dev, d->tco_io_bar, TCO2_STS, 0x0002);  in clear_tco_status()
116     qpci_io_writew(d->dev, d->tco_io_bar, TCO2_STS, 0x0004);  in clear_tco_status()
139     g_assert_cmpint(qpci_io_readw(d.dev, d.tco_io_bar, TCO_RLD), ==,  in test_tco_defaults()
142     g_assert_cmpint(qpci_io_readw(d.dev, d.tco_io_bar, TCO_DAT_IN), ==,  in test_tco_defaults()
145     g_assert_cmpint(qpci_io_readl(d.dev, d.tco_io_bar, TCO1_STS), ==,  in test_tco_defaults()
148     g_assert_cmpint(qpci_io_readl(d.dev, d.tco_io_bar, TCO1_CNT), ==,  in test_tco_defaults()
151     g_assert_cmpint(qpci_io_readw(d.dev, d.tco_io_bar, TCO_MESSAGE1), ==,  in test_tco_defaults()
153     g_assert_cmpint(qpci_io_readb(d.dev, d.tco_io_bar, TCO_WDCNT), ==,  in test_tco_defaults()
155     g_assert_cmpint(qpci_io_readb(d.dev, d.tco_io_bar, SW_IRQ_GEN), ==,  in test_tco_defaults()
157     g_assert_cmpint(qpci_io_readw(d.dev, d.tco_io_bar, TCO_TMR), ==,  in test_tco_defaults()
182     val = qpci_io_readw(d.dev, d.tco_io_bar, TCO1_STS);  in test_tco_timeout()
188     qpci_io_writew(d.dev, d.tco_io_bar, TCO1_STS, val);  in test_tco_timeout()
189     val = qpci_io_readw(d.dev, d.tco_io_bar, TCO1_STS);  in test_tco_timeout()
195     val = qpci_io_readw(d.dev, d.tco_io_bar, TCO1_STS);  in test_tco_timeout()
198     val = qpci_io_readw(d.dev, d.tco_io_bar, TCO2_STS);  in test_tco_timeout()
225     val = qpci_io_readw(d.dev, d.tco_io_bar, TCO_RLD);  in test_tco_max_timeout()
227     val = qpci_io_readw(d.dev, d.tco_io_bar, TCO1_STS);  in test_tco_max_timeout()
231     val = qpci_io_readw(d.dev, d.tco_io_bar, TCO1_STS);  in test_tco_max_timeout()
368         rld = qpci_io_readw(d.dev, d.tco_io_bar, TCO_RLD) & TCO_RLD_MASK;  in test_tco_ticks_counter()
372     } while (!(qpci_io_readw(d.dev, d.tco_io_bar, TCO1_STS) & TCO_TIMEOUT));  in test_tco_ticks_counter()
388     qpci_io_writew(d.dev, d.tco_io_bar, TCO1_CNT, val);  in test_tco1_control_bits()
390     qpci_io_writew(d.dev, d.tco_io_bar, TCO1_CNT, val);  in test_tco1_control_bits()
391     g_assert_cmpint(qpci_io_readw(d.dev, d.tco_io_bar, TCO1_CNT), ==,  in test_tco1_control_bits()
415     qpci_io_writeb(d.dev, d.tco_io_bar, TCO_DAT_IN, 0);  in test_tco1_status_bits()
416     qpci_io_writeb(d.dev, d.tco_io_bar, TCO_DAT_OUT, 0);  in test_tco1_status_bits()
417     val = qpci_io_readw(d.dev, d.tco_io_bar, TCO1_STS);  in test_tco1_status_bits()
420     qpci_io_writew(d.dev, d.tco_io_bar, TCO1_STS, val);  in test_tco1_status_bits()
421     g_assert_cmpint(qpci_io_readw(d.dev, d.tco_io_bar, TCO1_STS), ==, 0);  in test_tco1_status_bits()
444     val = qpci_io_readw(d.dev, d.tco_io_bar, TCO2_STS);  in test_tco2_status_bits()
447     qpci_io_writew(d.dev, d.tco_io_bar, TCO2_STS, val);  in test_tco2_status_bits()
448     g_assert_cmpint(qpci_io_readw(d.dev, d.tco_io_bar, TCO2_STS), ==, 0);  in test_tco2_status_bits()