48     e1000e_macreg_write(d, E1000_TDT, (tail + 1) % len);  in e1000e_tx_ring_push()
65     e1000e_macreg_write(d, E1000_RDT, (tail + 1) % len);  in e1000e_rx_ring_push()
112     e1000e_macreg_write(&d->e1000e, E1000_CTRL, val | E1000_CTRL_RST | E1000_CTRL_SLU);  in e1000e_pci_start_hw()
116     e1000e_macreg_write(&d->e1000e, E1000_IVAR, E1000E_IVAR_TEST_CFG);  in e1000e_pci_start_hw()
124     e1000e_macreg_write(&d->e1000e, E1000_RCTL, 0);  in e1000e_pci_start_hw()
125     e1000e_macreg_write(&d->e1000e, E1000_TCTL, 0);  in e1000e_pci_start_hw()
129     e1000e_macreg_write(&d->e1000e, E1000_CTRL_EXT,  in e1000e_pci_start_hw()
132     e1000e_macreg_write(&d->e1000e, E1000_TDBAL,  in e1000e_pci_start_hw()
134     e1000e_macreg_write(&d->e1000e, E1000_TDBAH,  in e1000e_pci_start_hw()
136     e1000e_macreg_write(&d->e1000e, E1000_TDLEN, E1000E_RING_LEN);  in e1000e_pci_start_hw()
137     e1000e_macreg_write(&d->e1000e, E1000_TDT, 0);  in e1000e_pci_start_hw()
138     e1000e_macreg_write(&d->e1000e, E1000_TDH, 0);  in e1000e_pci_start_hw()
141     e1000e_macreg_write(&d->e1000e, E1000_TCTL, E1000_TCTL_EN);  in e1000e_pci_start_hw()
143     e1000e_macreg_write(&d->e1000e, E1000_RDBAL,  in e1000e_pci_start_hw()
145     e1000e_macreg_write(&d->e1000e, E1000_RDBAH,  in e1000e_pci_start_hw()
147     e1000e_macreg_write(&d->e1000e, E1000_RDLEN, E1000E_RING_LEN);  in e1000e_pci_start_hw()
148     e1000e_macreg_write(&d->e1000e, E1000_RDT, 0);  in e1000e_pci_start_hw()
149     e1000e_macreg_write(&d->e1000e, E1000_RDH, 0);  in e1000e_pci_start_hw()
152     e1000e_macreg_write(&d->e1000e, E1000_RFCTL, E1000_RFCTL_EXTEN);  in e1000e_pci_start_hw()
153     e1000e_macreg_write(&d->e1000e, E1000_RCTL, E1000_RCTL_EN  |  in e1000e_pci_start_hw()
158     e1000e_macreg_write(&d->e1000e, E1000_IMS, 0xFFFFFFFF);  in e1000e_pci_start_hw()