Lines Matching defs:radeon_regs
153 struct radeon_regs { struct
155 u32 ovr_clr;
156 u32 ovr_wid_left_right;
157 u32 ovr_wid_top_bottom;
158 u32 ov0_scale_cntl;
159 u32 mpp_tb_config;
160 u32 mpp_gp_config;
161 u32 subpic_cntl;
162 u32 viph_control;
163 u32 i2c_cntl_1;
164 u32 gen_int_cntl;
165 u32 cap0_trig_cntl;
166 u32 cap1_trig_cntl;
167 u32 bus_cntl;
168 u32 surface_cntl;
169 u32 bios_5_scratch;
172 u32 dp_datatype;
173 u32 rbbm_soft_reset;
174 u32 clock_cntl_index;
175 u32 amcgpio_en_reg;
176 u32 amcgpio_mask;
179 u32 surf_lower_bound[8];
180 u32 surf_upper_bound[8];
181 u32 surf_info[8];
184 u32 crtc_gen_cntl;
185 u32 crtc_ext_cntl;
186 u32 dac_cntl;
187 u32 crtc_h_total_disp;
188 u32 crtc_h_sync_strt_wid;
189 u32 crtc_v_total_disp;
190 u32 crtc_v_sync_strt_wid;
191 u32 crtc_offset;
192 u32 crtc_offset_cntl;
193 u32 crtc_pitch;
194 u32 disp_merge_cntl;
195 u32 grph_buffer_cntl;
196 u32 crtc_more_cntl;
199 u32 crtc2_gen_cntl;
200 u32 dac2_cntl;
201 u32 disp_output_cntl;
202 u32 disp_hw_debug;
203 u32 disp2_merge_cntl;
204 u32 grph2_buffer_cntl;
205 u32 crtc2_h_total_disp;
206 u32 crtc2_h_sync_strt_wid;
207 u32 crtc2_v_total_disp;
208 u32 crtc2_v_sync_strt_wid;
209 u32 crtc2_offset;
210 u32 crtc2_offset_cntl;
211 u32 crtc2_pitch;
214 u32 fp_crtc_h_total_disp;
215 u32 fp_crtc_v_total_disp;
216 u32 fp_gen_cntl;
217 u32 fp2_gen_cntl;
218 u32 fp_h_sync_strt_wid;
219 u32 fp2_h_sync_strt_wid;
220 u32 fp_horz_stretch;
221 u32 fp_panel_cntl;
222 u32 fp_v_sync_strt_wid;
223 u32 fp2_v_sync_strt_wid;
224 u32 fp_vert_stretch;
225 u32 lvds_gen_cntl;
226 u32 lvds_pll_cntl;
227 u32 tmds_crc;
228 u32 tmds_transmitter_cntl;
231 u32 dot_clock_freq;
232 int feedback_div;
233 int post_div;
236 u32 ppll_div_3;
237 u32 ppll_ref_div;
238 u32 vclk_ecp_cntl;
239 u32 clk_cntl_index;
242 u32 dot_clock_freq_2;
243 int feedback_div_2;
244 int post_div_2;
247 u32 p2pll_ref_div;
248 u32 p2pll_div_0;
249 u32 htotal_cntl2;
252 int palette_valid;