gadget/udc/tegra-xudc.c

582 static inline u32 xudc_readl(struct tegra_xudc *xudc, unsigned int offset)  in xudc_readl()  function
631 	val = xudc_readl(xudc, SSPX_CORE_CNT56);  in tegra_xudc_limit_port_speed()
636 	val = xudc_readl(xudc, SSPX_CORE_CNT57);  in tegra_xudc_limit_port_speed()
641 	val = xudc_readl(xudc, SSPX_CORE_CNT65);  in tegra_xudc_limit_port_speed()
646 	val = xudc_readl(xudc, SSPX_CORE_CNT66);  in tegra_xudc_limit_port_speed()
651 	val = xudc_readl(xudc, SSPX_CORE_CNT67);  in tegra_xudc_limit_port_speed()
656 	val = xudc_readl(xudc, SSPX_CORE_CNT72);  in tegra_xudc_limit_port_speed()
667 	val = xudc_readl(xudc, SSPX_CORE_CNT56);  in tegra_xudc_restore_port_speed()
672 	val = xudc_readl(xudc, SSPX_CORE_CNT57);  in tegra_xudc_restore_port_speed()
677 	val = xudc_readl(xudc, SSPX_CORE_CNT65);  in tegra_xudc_restore_port_speed()
682 	val = xudc_readl(xudc, SSPX_CORE_CNT66);  in tegra_xudc_restore_port_speed()
687 	val = xudc_readl(xudc, SSPX_CORE_CNT67);  in tegra_xudc_restore_port_speed()
692 	val = xudc_readl(xudc, SSPX_CORE_CNT72);  in tegra_xudc_restore_port_speed()
728 	connected = !!(xudc_readl(xudc, PORTSC) & PORTSC_CCS);  in tegra_xudc_device_mode_off()
737 	pls = (xudc_readl(xudc, PORTSC) & PORTSC_PLS_MASK) >>  in tegra_xudc_device_mode_off()
743 		val = xudc_readl(xudc, PORTPM);  in tegra_xudc_device_mode_off()
747 		val = xudc_readl(xudc, PORTSC);  in tegra_xudc_device_mode_off()
849 		u32 pls = (xudc_readl(xudc, PORTSC) & PORTSC_PLS_MASK) >>  in tegra_xudc_plc_reset_work()
878 		pls = (xudc_readl(xudc, PORTSC) & PORTSC_PLS_MASK) >>  in tegra_xudc_port_reset_war_work()
934 	val = xudc_readl(xudc, EP_PAUSE);  in ep_pause()
950 	val = xudc_readl(xudc, EP_PAUSE);  in ep_unpause()
966 	val = xudc_readl(xudc, EP_PAUSE);  in ep_unpause_all()
979 	val = xudc_readl(xudc, EP_HALT);  in ep_halt()
994 	val = xudc_readl(xudc, EP_HALT);  in ep_unhalt()
1009 	val = xudc_readl(xudc, EP_HALT);  in ep_unhalt_all()
1557 	if (!!(xudc_readl(xudc, EP_HALT) & BIT(ep->index)) == halt) {  in __tegra_xudc_ep_set_halt()
1735 	if (xudc_readl(xudc, EP_STOPPED) & BIT(ep->index))  in __tegra_xudc_ep_disable()
1749 		val = xudc_readl(xudc, CTRL);  in __tegra_xudc_ep_disable()
1835 		val = xudc_readl(xudc, CTRL);  in __tegra_xudc_ep_enable()
1967 	ret = (xudc_readl(xudc, MFINDEX) & MFINDEX_FRAME_MASK) >>  in tegra_xudc_gadget_get_frame()
1983 	val = xudc_readl(xudc, PORTSC);  in tegra_xudc_resume_device_state()
2018 	val = xudc_readl(xudc, PORTPM);  in tegra_xudc_gadget_wakeup()
2055 		val = xudc_readl(xudc, CTRL);  in tegra_xudc_gadget_pullup()
2102 	val = xudc_readl(xudc, CTRL);  in tegra_xudc_gadget_start()
2106 	val = xudc_readl(xudc, PORTHALT);  in tegra_xudc_gadget_start()
2111 		val = xudc_readl(xudc, CTRL);  in tegra_xudc_gadget_start()
2145 	val = xudc_readl(xudc, CTRL);  in tegra_xudc_gadget_stop()
2282 			val = xudc_readl(xudc, PORTPM);  in tegra_xudc_ep0_set_feature()
2296 			val = xudc_readl(xudc, PORTPM);  in tegra_xudc_ep0_set_feature()
2336 				val = xudc_readl(xudc, PORTPM);  in tegra_xudc_ep0_set_feature()
2388 		val = xudc_readl(xudc, PORTPM);  in tegra_xudc_ep0_get_status()
2407 			val = xudc_readl(xudc, PORTPM);  in tegra_xudc_ep0_get_status()
2424 		if (xudc_readl(xudc, EP_HALT) & BIT(ep))  in tegra_xudc_ep0_get_status()
2520 	val = xudc_readl(xudc, CTRL);  in tegra_xudc_ep0_set_address()
2851 	val = (xudc_readl(xudc, PORTSC) & PORTSC_PS_MASK) >> PORTSC_PS_SHIFT;  in tegra_xudc_port_connect()
2885 		val = xudc_readl(xudc, PORTPM);  in tegra_xudc_port_connect()
2891 		val = xudc_readl(xudc, PORTPM);  in tegra_xudc_port_connect()
2897 		val = xudc_readl(xudc, PORTPM);  in tegra_xudc_port_connect()
2906 	val = xudc_readl(xudc, ST);  in tegra_xudc_port_connect()
2972 	val = xudc_readl(xudc, PORTSC);  in clear_port_change()
2982 	porthalt = xudc_readl(xudc, PORTHALT);  in __tegra_xudc_handle_port_status()
2990 	portsc = xudc_readl(xudc, PORTSC);  in __tegra_xudc_handle_port_status()
3010 	portsc = xudc_readl(xudc, PORTSC);  in __tegra_xudc_handle_port_status()
3014 		if (!(xudc_readl(xudc, PORTSC) & PORTSC_WPR))  in __tegra_xudc_handle_port_status()
3018 	portsc = xudc_readl(xudc, PORTSC);  in __tegra_xudc_handle_port_status()
3034 	portsc = xudc_readl(xudc, PORTSC);  in __tegra_xudc_handle_port_status()
3067 	dev_dbg(xudc->dev, "PORTSC = %#x\n", xudc_readl(xudc, PORTSC));  in __tegra_xudc_handle_port_status()
3072 	while ((xudc_readl(xudc, PORTSC) & PORTSC_CHANGE_MASK) ||  in tegra_xudc_handle_port_status()
3073 	       (xudc_readl(xudc, PORTHALT) & PORTHALT_STCHG_REQ))  in tegra_xudc_handle_port_status()
3139 	val = xudc_readl(xudc, ST);  in tegra_xudc_irq()
3318 		val = xudc_readl(xudc, ERSTSZ);  in tegra_xudc_init_event_ring()
3394 		val = xudc_readl(xudc, BLCG);  in tegra_xudc_device_params_init()
3409 	val = xudc_readl(xudc, SSPX_CORE_PADCTL4);  in tegra_xudc_device_params_init()
3415 	val = xudc_readl(xudc, SSPX_CORE_CNT0);  in tegra_xudc_device_params_init()
3421 	val = xudc_readl(xudc, SSPX_CORE_CNT30);  in tegra_xudc_device_params_init()
3428 		val = xudc_readl(xudc, HSFSPI_COUNT13);  in tegra_xudc_device_params_init()
3438 	val = xudc_readl(xudc, SSPX_CORE_CNT32);  in tegra_xudc_device_params_init()
3444 	val = xudc_readl(xudc, CFG_DEV_FE);  in tegra_xudc_device_params_init()
3449 	val = xudc_readl(xudc, PORTSC);  in tegra_xudc_device_params_init()
3455 	val = xudc_readl(xudc, CFG_DEV_FE);  in tegra_xudc_device_params_init()
3460 	val = xudc_readl(xudc, PORTSC);  in tegra_xudc_device_params_init()
3466 	val = xudc_readl(xudc, CFG_DEV_FE);  in tegra_xudc_device_params_init()
3474 	val = xudc_readl(xudc, CFG_DEV_FE);  in tegra_xudc_device_params_init()
3480 	val = xudc_readl(xudc, RT_IMOD);  in tegra_xudc_device_params_init()
3486 	val = xudc_readl(xudc, CFG_DEV_SSPI_XFER);  in tegra_xudc_device_params_init()
3960 	xudc->saved_regs.ctrl = xudc_readl(xudc, CTRL);  in tegra_xudc_powergate()
3961 	xudc->saved_regs.portpm = xudc_readl(xudc, PORTPM);  in tegra_xudc_powergate()