293 static inline void udc_set_reg(struct pxa25x_udc *dev, u32 reg, u32 val)  in udc_set_reg()  function
303 static inline void udc_set_reg(struct pxa25x_udc *dev, u32 reg, u32 val)  in udc_set_reg()  function
319 		udc_set_reg(ep->dev, UICR0, udc_get_reg(ep->dev, UICR0) &  in pio_irq_enable()
323 		udc_set_reg(ep->dev, UICR1, udc_get_reg(ep->dev, UICR1) &  in pio_irq_enable()
333                 udc_set_reg(ep->dev, UICR0, udc_get_reg(ep->dev, UICR0) |  in pio_irq_disable()
337                 udc_set_reg(ep->dev, UICR1, udc_get_reg(ep->dev, UICR1) |  in pio_irq_disable()
351 	udc_set_reg(dev, (udccr & UDCCR_MASK_BITS) | (mask & UDCCR_MASK_BITS), UDCCR);  in udc_set_mask_UDCCR()
358 	udc_set_reg(dev, (udccr & UDCCR_MASK_BITS) & ~(mask & UDCCR_MASK_BITS), UDCCR);  in udc_clear_mask_UDCCR()
366 	udc_set_reg(dev, udccr | (mask & ~UDCCR_MASK_BITS), UDCCR);  in udc_ack_int_UDCCR()
376 	udc_set_reg(ep->dev, data, ep->regoff_udccs);  in udc_ep_set_UDCCS()
386 	udc_set_reg(dev, data, UDCCS0);  in udc_ep0_set_UDCCS()
396 	udc_set_reg(ep->dev, data, ep->regoff_uddr);  in udc_ep_set_UDDR()
652 	udc_set_reg(dev, USIR0, USIR0_IR0);  in ep0start()
897 						udc_set_reg(dev, UDCCFR, UDCCFR_AREN |  in pxa25x_ep_queue()
1361 	udc_set_reg(dev, UICR0, 0xff);  in udc_disable()
1362 	udc_set_reg(dev, UICR1, 0xff);  in udc_disable()
1363 	udc_set_reg(dev, UFNRH, UFNRH_SIM);  in udc_disable()
1433 		udc_set_reg(dev, UDCCFR, UDCCFR_ACM | UDCCFR_MB1);  in udc_enable()
1441 		udc_set_reg(dev, UDC_RES1, 0x00);  in udc_enable()
1442 		udc_set_reg(dev, UDC_RES2, 0x00);  in udc_enable()
1449 	udc_set_reg(dev, UICR0, udc_get_reg(dev, UICR0) & ~UICR0_IM0);  in udc_enable()
1811 	udc_set_reg(dev, USIR0, USIR0_IR0);  in handle_ep0()
1950 					udc_set_reg(dev, USIR0,  in pxa25x_udc_irq()
1957 					udc_set_reg(dev, USIR1,  in pxa25x_udc_irq()