29 #define USB_CTL_REG(x)		((x) ? 0xC0AA : 0xC08A)  argument
31 #define LOW_SPEED_PORT(x)	((x) ? 0x0800 : 0x0400)  argument
33 #define PORT_RES_EN(x)		((x) ? 0x0100 : 0x0080)  argument
34 #define SOF_EOP_EN(x)		((x) ? 0x0002 : 0x0001)  argument
37 #define USB_STAT_REG(x)		((x) ? 0xC0B0 : 0xC090)  argument
56 #define HOST_CTL_REG(x)		((x) ? 0xC0A0 : 0xC080)  argument
64 #define HOST_IRQ_EN_REG(x)	((x) ? 0xC0AC : 0xC08C)  argument
74 #define PORT_CONNECT_CHANGE(x)	((x) ? 0x0020 : 0x0010)  argument
75 #define PORT_SE0_STATUS(x)	((x) ? 0x0008 : 0x0004)  argument
78 #define HOST_FRAME_REG(x)	((x) ? 0xC0B6 : 0xC096)  argument
86 #define DEVICE_N_PORT_SEL(x)	((x) ? 0xC0A4 : 0xC084)  argument
89 #define DEVICE_N_IRQ_EN_REG(x)	((x) ? 0xC0AC : 0xC08C)  argument
104 #define SOFEOP_FLG(x)		(1 << ((x) ? 12 : 10))  argument
105 #define SIEMSG_FLG(x)		(1 << (4 + (x)))  argument
106 #define RESET_FLG(x)		((x) ? 0x0200 : 0x0002)  argument
107 #define DONE_FLG(x)		(1 << (2 + (x)))  argument
108 #define RESUME_FLG(x)		(1 << (6 + (x)))  argument
117 #define HPI_SWAP_ENABLE(x)	((x) ? 0x0100 : 0x0001)  argument
118 #define RESET_TO_HPI_ENABLE(x)	((x) ? 0x0200 : 0x0002)  argument
119 #define DONE_TO_HPI_ENABLE(x)	((x) ? 0x0008 : 0x0004)  argument
120 #define RESUME_TO_HPI_ENABLE(x)	((x) ? 0x0080 : 0x0040)  argument
121 #define SOFEOP_TO_HPI_EN(x)	((x) ? 0x2000 : 0x0800)  argument
122 #define SOFEOP_TO_CPU_EN(x)	((x) ? 0x1000 : 0x0400)  argument
127 #define SIEMSG_REG(x)		((x) ? 0x0148 : 0x0144)  argument
148 #define SUSBx_RECEIVE_INT(x)	((x) ? 97 : 81)  argument
149 #define SUSBx_SEND_INT(x)	((x) ? 96 : 80)  argument
151 #define SUSBx_DEV_DESC_VEC(x)	((x) ? 0x00D4 : 0x00B4)  argument
152 #define SUSBx_CONF_DESC_VEC(x)	((x) ? 0x00D6 : 0x00B6)  argument
153 #define SUSBx_STRING_DESC_VEC(x) ((x) ? 0x00D8 : 0x00B8)  argument