169 	struct imx_pin_mmio *pin_mmio = &pin->conf.mmio;  in imx_pmx_set_one_pin_mmio()  local
187 		reg |= (pin_mmio->mux_mode << info->mux_shift);  in imx_pmx_set_one_pin_mmio()
192 		writel(pin_mmio->mux_mode, ipctl->base + pin_reg->mux_reg);  in imx_pmx_set_one_pin_mmio()
194 			pin_reg->mux_reg, pin_mmio->mux_mode);  in imx_pmx_set_one_pin_mmio()
210 	if (pin_mmio->input_val >> 24 == 0xff) {  in imx_pmx_set_one_pin_mmio()
211 		u32 val = pin_mmio->input_val;  in imx_pmx_set_one_pin_mmio()
220 		val = readl(ipctl->base + pin_mmio->input_reg);  in imx_pmx_set_one_pin_mmio()
223 		writel(val, ipctl->base + pin_mmio->input_reg);  in imx_pmx_set_one_pin_mmio()
224 	} else if (pin_mmio->input_reg) {  in imx_pmx_set_one_pin_mmio()
230 			writel(pin_mmio->input_val, ipctl->input_sel_base +  in imx_pmx_set_one_pin_mmio()
231 					pin_mmio->input_reg);  in imx_pmx_set_one_pin_mmio()
233 			writel(pin_mmio->input_val, ipctl->base +  in imx_pmx_set_one_pin_mmio()
234 					pin_mmio->input_reg);  in imx_pmx_set_one_pin_mmio()
237 			pin_mmio->input_reg, pin_mmio->input_val);  in imx_pmx_set_one_pin_mmio()
466 	struct imx_pin_mmio *pin_mmio = &pin->conf.mmio;  in imx_pinctrl_parse_pin_mmio()  local
490 	pin_mmio->input_reg = be32_to_cpu(*list++);  in imx_pinctrl_parse_pin_mmio()
491 	pin_mmio->mux_mode = be32_to_cpu(*list++);  in imx_pinctrl_parse_pin_mmio()
492 	pin_mmio->input_val = be32_to_cpu(*list++);  in imx_pinctrl_parse_pin_mmio()
498 		pin_mmio->mux_mode |= IOMUXC_CONFIG_SION;  in imx_pinctrl_parse_pin_mmio()
499 	pin_mmio->config = config & ~IMX_PAD_SION;  in imx_pinctrl_parse_pin_mmio()
504 			     pin_mmio->mux_mode, pin_mmio->config);  in imx_pinctrl_parse_pin_mmio()