Lines Matching +full:axi +full:- +full:pcie +full:- +full:host +full:- +full:1
1 // SPDX-License-Identifier: GPL-2.0+
3 * PCIe host controller driver for Xilinx AXI PCIe Bridge
5 * Copyright (c) 2012 - 2014 Xilinx, Inc.
7 * Based on the Tegra PCIe driver
9 * Bits taken from Synopsys DesignWare Host controller driver and
10 * ARM PCI Host generic driver.
24 #include <linux/pci-ecam.h>
43 #define XILINX_PCIE_INTR_ECRC_ERR BIT(1)
70 /* Root Port Interrupt FIFO Read Register 1 definitions */
94 * struct xilinx_pcie - PCIe port information
113 static inline u32 pcie_read(struct xilinx_pcie *pcie, u32 reg) in pcie_read() argument
115 return readl(pcie->reg_base + reg); in pcie_read()
118 static inline void pcie_write(struct xilinx_pcie *pcie, u32 val, u32 reg) in pcie_write() argument
120 writel(val, pcie->reg_base + reg); in pcie_write()
123 static inline bool xilinx_pcie_link_up(struct xilinx_pcie *pcie) in xilinx_pcie_link_up() argument
125 return (pcie_read(pcie, XILINX_PCIE_REG_PSCR) & in xilinx_pcie_link_up()
126 XILINX_PCIE_REG_PSCR_LNKUP) ? 1 : 0; in xilinx_pcie_link_up()
130 * xilinx_pcie_clear_err_interrupts - Clear Error Interrupts
131 * @pcie: PCIe port information
133 static void xilinx_pcie_clear_err_interrupts(struct xilinx_pcie *pcie) in xilinx_pcie_clear_err_interrupts() argument
135 struct device *dev = pcie->dev; in xilinx_pcie_clear_err_interrupts()
136 unsigned long val = pcie_read(pcie, XILINX_PCIE_REG_RPEFR); in xilinx_pcie_clear_err_interrupts()
141 pcie_write(pcie, XILINX_PCIE_RPEFR_ALL_MASK, in xilinx_pcie_clear_err_interrupts()
147 * xilinx_pcie_valid_device - Check if a valid device is present on bus
155 struct xilinx_pcie *pcie = bus->sysdata; in xilinx_pcie_valid_device() local
157 /* Check if link is up when trying to access downstream pcie ports */ in xilinx_pcie_valid_device()
159 if (!xilinx_pcie_link_up(pcie)) in xilinx_pcie_valid_device()
169 * xilinx_pcie_map_bus - Get configuration base
180 struct xilinx_pcie *pcie = bus->sysdata; in xilinx_pcie_map_bus() local
185 return pcie->reg_base + PCIE_ECAM_OFFSET(bus->number, devfn, where); in xilinx_pcie_map_bus()
188 /* PCIe operations */
207 .name = "PCIe MSI",
213 return -EINVAL; in xilinx_msi_set_affinity()
218 struct xilinx_pcie *pcie = irq_data_get_irq_chip_data(data); in xilinx_compose_msi_msg() local
219 phys_addr_t pa = ALIGN_DOWN(virt_to_phys(pcie), SZ_4K); in xilinx_compose_msi_msg()
221 msg->address_lo = lower_32_bits(pa); in xilinx_compose_msi_msg()
222 msg->address_hi = upper_32_bits(pa); in xilinx_compose_msi_msg()
223 msg->data = data->hwirq; in xilinx_compose_msi_msg()
235 struct xilinx_pcie *pcie = domain->host_data; in xilinx_msi_domain_alloc() local
238 mutex_lock(&pcie->map_lock); in xilinx_msi_domain_alloc()
240 hwirq = bitmap_find_free_region(pcie->msi_map, XILINX_NUM_MSI_IRQS, order_base_2(nr_irqs)); in xilinx_msi_domain_alloc()
242 mutex_unlock(&pcie->map_lock); in xilinx_msi_domain_alloc()
245 return -ENOSPC; in xilinx_msi_domain_alloc()
249 &xilinx_msi_bottom_chip, domain->host_data, in xilinx_msi_domain_alloc()
259 struct xilinx_pcie *pcie = domain->host_data; in xilinx_msi_domain_free() local
261 mutex_lock(&pcie->map_lock); in xilinx_msi_domain_free()
263 bitmap_release_region(pcie->msi_map, d->hwirq, order_base_2(nr_irqs)); in xilinx_msi_domain_free()
265 mutex_unlock(&pcie->map_lock); in xilinx_msi_domain_free()
278 static int xilinx_allocate_msi_domains(struct xilinx_pcie *pcie) in xilinx_allocate_msi_domains() argument
280 struct fwnode_handle *fwnode = dev_fwnode(pcie->dev); in xilinx_allocate_msi_domains()
284 &xilinx_msi_domain_ops, pcie); in xilinx_allocate_msi_domains()
286 dev_err(pcie->dev, "failed to create IRQ domain\n"); in xilinx_allocate_msi_domains()
287 return -ENOMEM; in xilinx_allocate_msi_domains()
291 pcie->msi_domain = pci_msi_create_irq_domain(fwnode, &xilinx_msi_info, parent); in xilinx_allocate_msi_domains()
292 if (!pcie->msi_domain) { in xilinx_allocate_msi_domains()
293 dev_err(pcie->dev, "failed to create MSI domain\n"); in xilinx_allocate_msi_domains()
295 return -ENOMEM; in xilinx_allocate_msi_domains()
301 static void xilinx_free_msi_domains(struct xilinx_pcie *pcie) in xilinx_free_msi_domains() argument
303 struct irq_domain *parent = pcie->msi_domain->parent; in xilinx_free_msi_domains()
305 irq_domain_remove(pcie->msi_domain); in xilinx_free_msi_domains()
312 * xilinx_pcie_intx_map - Set the handler for the INTx and mark IRQ as valid
323 irq_set_chip_data(irq, domain->host_data); in xilinx_pcie_intx_map()
334 /* PCIe HW Functions */
337 * xilinx_pcie_intr_handler - Interrupt Service Handler
339 * @data: PCIe port information
345 struct xilinx_pcie *pcie = (struct xilinx_pcie *)data; in xilinx_pcie_intr_handler() local
346 struct device *dev = pcie->dev; in xilinx_pcie_intr_handler()
350 val = pcie_read(pcie, XILINX_PCIE_REG_IDR); in xilinx_pcie_intr_handler()
351 mask = pcie_read(pcie, XILINX_PCIE_REG_IMR); in xilinx_pcie_intr_handler()
374 xilinx_pcie_clear_err_interrupts(pcie); in xilinx_pcie_intr_handler()
379 xilinx_pcie_clear_err_interrupts(pcie); in xilinx_pcie_intr_handler()
384 xilinx_pcie_clear_err_interrupts(pcie); in xilinx_pcie_intr_handler()
390 val = pcie_read(pcie, XILINX_PCIE_REG_RPIFR1); in xilinx_pcie_intr_handler()
400 val = pcie_read(pcie, XILINX_PCIE_REG_RPIFR2) & in xilinx_pcie_intr_handler()
402 domain = pcie->msi_domain->parent; in xilinx_pcie_intr_handler()
406 domain = pcie->leg_domain; in xilinx_pcie_intr_handler()
409 /* Clear interrupt FIFO register 1 */ in xilinx_pcie_intr_handler()
410 pcie_write(pcie, XILINX_PCIE_RPIFR1_ALL_MASK, in xilinx_pcie_intr_handler()
445 pcie_write(pcie, status, XILINX_PCIE_REG_IDR); in xilinx_pcie_intr_handler()
451 * xilinx_pcie_init_irq_domain - Initialize IRQ domain
452 * @pcie: PCIe port information
456 static int xilinx_pcie_init_irq_domain(struct xilinx_pcie *pcie) in xilinx_pcie_init_irq_domain() argument
458 struct device *dev = pcie->dev; in xilinx_pcie_init_irq_domain()
463 pcie_intc_node = of_get_next_child(dev->of_node, NULL); in xilinx_pcie_init_irq_domain()
465 dev_err(dev, "No PCIe Intc node found\n"); in xilinx_pcie_init_irq_domain()
466 return -ENODEV; in xilinx_pcie_init_irq_domain()
469 pcie->leg_domain = irq_domain_add_linear(pcie_intc_node, PCI_NUM_INTX, in xilinx_pcie_init_irq_domain()
471 pcie); in xilinx_pcie_init_irq_domain()
473 if (!pcie->leg_domain) { in xilinx_pcie_init_irq_domain()
475 return -ENODEV; in xilinx_pcie_init_irq_domain()
480 phys_addr_t pa = ALIGN_DOWN(virt_to_phys(pcie), SZ_4K); in xilinx_pcie_init_irq_domain()
482 ret = xilinx_allocate_msi_domains(pcie); in xilinx_pcie_init_irq_domain()
486 pcie_write(pcie, upper_32_bits(pa), XILINX_PCIE_REG_MSIBASE1); in xilinx_pcie_init_irq_domain()
487 pcie_write(pcie, lower_32_bits(pa), XILINX_PCIE_REG_MSIBASE2); in xilinx_pcie_init_irq_domain()
494 * xilinx_pcie_init_port - Initialize hardware
495 * @pcie: PCIe port information
497 static void xilinx_pcie_init_port(struct xilinx_pcie *pcie) in xilinx_pcie_init_port() argument
499 struct device *dev = pcie->dev; in xilinx_pcie_init_port()
501 if (xilinx_pcie_link_up(pcie)) in xilinx_pcie_init_port()
502 dev_info(dev, "PCIe Link is UP\n"); in xilinx_pcie_init_port()
504 dev_info(dev, "PCIe Link is DOWN\n"); in xilinx_pcie_init_port()
507 pcie_write(pcie, ~XILINX_PCIE_IDR_ALL_MASK, in xilinx_pcie_init_port()
511 pcie_write(pcie, pcie_read(pcie, XILINX_PCIE_REG_IDR) & in xilinx_pcie_init_port()
516 pcie_write(pcie, XILINX_PCIE_IMR_ENABLE_MASK, XILINX_PCIE_REG_IMR); in xilinx_pcie_init_port()
519 pcie_write(pcie, pcie_read(pcie, XILINX_PCIE_REG_RPSC) | in xilinx_pcie_init_port()
525 * xilinx_pcie_parse_dt - Parse Device tree
526 * @pcie: PCIe port information
530 static int xilinx_pcie_parse_dt(struct xilinx_pcie *pcie) in xilinx_pcie_parse_dt() argument
532 struct device *dev = pcie->dev; in xilinx_pcie_parse_dt()
533 struct device_node *node = dev->of_node; in xilinx_pcie_parse_dt()
544 pcie->reg_base = devm_pci_remap_cfg_resource(dev, ®s); in xilinx_pcie_parse_dt()
545 if (IS_ERR(pcie->reg_base)) in xilinx_pcie_parse_dt()
546 return PTR_ERR(pcie->reg_base); in xilinx_pcie_parse_dt()
551 "xilinx-pcie", pcie); in xilinx_pcie_parse_dt()
561 * xilinx_pcie_probe - Probe function
568 struct device *dev = &pdev->dev; in xilinx_pcie_probe()
569 struct xilinx_pcie *pcie; in xilinx_pcie_probe() local
573 if (!dev->of_node) in xilinx_pcie_probe()
574 return -ENODEV; in xilinx_pcie_probe()
576 bridge = devm_pci_alloc_host_bridge(dev, sizeof(*pcie)); in xilinx_pcie_probe()
578 return -ENODEV; in xilinx_pcie_probe()
580 pcie = pci_host_bridge_priv(bridge); in xilinx_pcie_probe()
581 mutex_init(&pcie->map_lock); in xilinx_pcie_probe()
582 pcie->dev = dev; in xilinx_pcie_probe()
584 err = xilinx_pcie_parse_dt(pcie); in xilinx_pcie_probe()
590 xilinx_pcie_init_port(pcie); in xilinx_pcie_probe()
592 err = xilinx_pcie_init_irq_domain(pcie); in xilinx_pcie_probe()
598 bridge->sysdata = pcie; in xilinx_pcie_probe()
599 bridge->ops = &xilinx_pcie_ops; in xilinx_pcie_probe()
603 xilinx_free_msi_domains(pcie); in xilinx_pcie_probe()
609 { .compatible = "xlnx,axi-pcie-host-1.00.a", },
615 .name = "xilinx-pcie",