306 static inline u32 appl_readl(struct tegra_pcie_dw *pcie, const u32 reg)  in appl_readl()  function
377 	status_l0 = appl_readl(pcie, APPL_INTR_STATUS_L0);  in tegra_pcie_rp_irq_handler()
379 		status_l1 = appl_readl(pcie, APPL_INTR_STATUS_L1_0_0);  in tegra_pcie_rp_irq_handler()
384 			val = appl_readl(pcie, APPL_CAR_RESET_OVRD);  in tegra_pcie_rp_irq_handler()
388 			val = appl_readl(pcie, APPL_CAR_RESET_OVRD);  in tegra_pcie_rp_irq_handler()
399 		status_l1 = appl_readl(pcie, APPL_INTR_STATUS_L1_8_0);  in tegra_pcie_rp_irq_handler()
425 		status_l1 = appl_readl(pcie, APPL_INTR_STATUS_L1_18);  in tegra_pcie_rp_irq_handler()
468 	val = appl_readl(pcie, APPL_CTRL);  in pex_ep_event_hot_rst_done()
504 		val = appl_readl(pcie, APPL_LTR_MSG_2);  in tegra_pcie_ep_irq_thread()
510 			val = appl_readl(pcie, APPL_LTR_MSG_2);  in tegra_pcie_ep_irq_thread()
530 	status_l0 = appl_readl(pcie, APPL_INTR_STATUS_L0);  in tegra_pcie_ep_hard_irq()
532 		status_l1 = appl_readl(pcie, APPL_INTR_STATUS_L1_0_0);  in tegra_pcie_ep_hard_irq()
539 			link_status = appl_readl(pcie, APPL_LINK_STATUS);  in tegra_pcie_ep_hard_irq()
551 		status_l1 = appl_readl(pcie, APPL_INTR_STATUS_L1_15);  in tegra_pcie_ep_hard_irq()
740 	val = appl_readl(pcie, APPL_INTR_EN_L0_0);  in tegra_pcie_enable_system_interrupts()
745 		val = appl_readl(pcie, APPL_INTR_EN_L1_0_0);  in tegra_pcie_enable_system_interrupts()
751 		val = appl_readl(pcie, APPL_INTR_EN_L0_0);  in tegra_pcie_enable_system_interrupts()
755 		val = appl_readl(pcie, APPL_INTR_EN_L1_18);  in tegra_pcie_enable_system_interrupts()
779 	val = appl_readl(pcie, APPL_INTR_EN_L0_0);  in tegra_pcie_enable_legacy_interrupts()
784 	val = appl_readl(pcie, APPL_INTR_EN_L1_8_0);  in tegra_pcie_enable_legacy_interrupts()
800 	val = appl_readl(pcie, APPL_INTR_EN_L0_0);  in tegra_pcie_enable_msi_interrupts()
975 	val = appl_readl(pcie, APPL_PINMUX);  in tegra_pcie_dw_start_link()
982 	val = appl_readl(pcie, APPL_CTRL);  in tegra_pcie_dw_start_link()
987 	val = appl_readl(pcie, APPL_PINMUX);  in tegra_pcie_dw_start_link()
1004 		val = appl_readl(pcie, APPL_DEBUG);  in tegra_pcie_dw_start_link()
1007 		tmp = appl_readl(pcie, APPL_LINK_STATUS);  in tegra_pcie_dw_start_link()
1017 		val = appl_readl(pcie, APPL_CTRL);  in tegra_pcie_dw_start_link()
1425 		val = appl_readl(pcie, APPL_CTRL);  in tegra_pcie_config_controller()
1449 	val = appl_readl(pcie, APPL_CTRL);  in tegra_pcie_config_controller()
1452 	val = appl_readl(pcie, APPL_CFG_MISC);  in tegra_pcie_config_controller()
1463 		val = appl_readl(pcie, APPL_PINMUX);  in tegra_pcie_config_controller()
1470 		val = appl_readl(pcie, APPL_PINMUX);  in tegra_pcie_config_controller()
1568 	val = appl_readl(pcie, APPL_RADM_STATUS);  in tegra_pcie_try_link_l2()
1605 		data = appl_readl(pcie, APPL_PINMUX);  in tegra_pcie_dw_pme_turnoff()
1631 	data = appl_readl(pcie, APPL_PINMUX);  in tegra_pcie_dw_pme_turnoff()
1708 	val = appl_readl(pcie, APPL_CTRL);  in pex_ep_event_pex_rst_assert()
1816 	val = appl_readl(pcie, APPL_DM_TYPE);  in pex_ep_event_pex_rst_deassert()
1823 	val = appl_readl(pcie, APPL_CTRL);  in pex_ep_event_pex_rst_deassert()
1828 	val = appl_readl(pcie, APPL_CFG_MISC);  in pex_ep_event_pex_rst_deassert()
1833 	val = appl_readl(pcie, APPL_PINMUX);  in pex_ep_event_pex_rst_deassert()
1845 	val = appl_readl(pcie, APPL_INTR_EN_L0_0);  in pex_ep_event_pex_rst_deassert()
1851 	val = appl_readl(pcie, APPL_INTR_EN_L1_0_0);  in pex_ep_event_pex_rst_deassert()
1910 		val = appl_readl(pcie, APPL_LTR_MSG_2);  in pex_ep_event_pex_rst_deassert()
1916 	val = appl_readl(pcie, APPL_CTRL);  in pex_ep_event_pex_rst_deassert()
2327 		val = appl_readl(pcie, APPL_CTRL);  in tegra_pcie_dw_suspend_late()
2397 		val = appl_readl(pcie, APPL_CTRL);  in tegra_pcie_dw_resume_early()