1 // SPDX-License-Identifier: GPL-2.0
5  * Copyright (C) 2013-2020 Samsung Electronics Co., Ltd.
24 #include "pcie-designware.h"
26 #define to_exynos_pcie(x)	dev_get_drvdata((x)->dev)
65 	struct device *dev = ep->pci.dev;  in exynos_pcie_init_clk_resources()
68 	ret = clk_prepare_enable(ep->clk);  in exynos_pcie_init_clk_resources()
74 	ret = clk_prepare_enable(ep->bus_clk);  in exynos_pcie_init_clk_resources()
83 	clk_disable_unprepare(ep->clk);  in exynos_pcie_init_clk_resources()
90 	clk_disable_unprepare(ep->bus_clk);  in exynos_pcie_deinit_clk_resources()
91 	clk_disable_unprepare(ep->clk);  in exynos_pcie_deinit_clk_resources()
108 	val = exynos_pcie_readl(ep->elbi_base, PCIE_ELBI_SLV_AWMISC);  in exynos_pcie_sideband_dbi_w_mode()
113 	exynos_pcie_writel(ep->elbi_base, val, PCIE_ELBI_SLV_AWMISC);  in exynos_pcie_sideband_dbi_w_mode()
120 	val = exynos_pcie_readl(ep->elbi_base, PCIE_ELBI_SLV_ARMISC);  in exynos_pcie_sideband_dbi_r_mode()
125 	exynos_pcie_writel(ep->elbi_base, val, PCIE_ELBI_SLV_ARMISC);  in exynos_pcie_sideband_dbi_r_mode()
132 	val = exynos_pcie_readl(ep->elbi_base, PCIE_CORE_RESET);  in exynos_pcie_assert_core_reset()
134 	exynos_pcie_writel(ep->elbi_base, val, PCIE_CORE_RESET);  in exynos_pcie_assert_core_reset()
135 	exynos_pcie_writel(ep->elbi_base, 0, PCIE_STICKY_RESET);  in exynos_pcie_assert_core_reset()
136 	exynos_pcie_writel(ep->elbi_base, 0, PCIE_NONSTICKY_RESET);  in exynos_pcie_assert_core_reset()
143 	val = exynos_pcie_readl(ep->elbi_base, PCIE_CORE_RESET);  in exynos_pcie_deassert_core_reset()
146 	exynos_pcie_writel(ep->elbi_base, val, PCIE_CORE_RESET);  in exynos_pcie_deassert_core_reset()
147 	exynos_pcie_writel(ep->elbi_base, 1, PCIE_STICKY_RESET);  in exynos_pcie_deassert_core_reset()
148 	exynos_pcie_writel(ep->elbi_base, 1, PCIE_NONSTICKY_RESET);  in exynos_pcie_deassert_core_reset()
149 	exynos_pcie_writel(ep->elbi_base, 1, PCIE_APP_INIT_RESET);  in exynos_pcie_deassert_core_reset()
150 	exynos_pcie_writel(ep->elbi_base, 0, PCIE_APP_INIT_RESET);  in exynos_pcie_deassert_core_reset()
158 	val = exynos_pcie_readl(ep->elbi_base, PCIE_SW_WAKE);  in exynos_pcie_start_link()
160 	exynos_pcie_writel(ep->elbi_base, val, PCIE_SW_WAKE);  in exynos_pcie_start_link()
163 	exynos_pcie_writel(ep->elbi_base, PCIE_ELBI_LTSSM_ENABLE,  in exynos_pcie_start_link()
170 	u32 val = exynos_pcie_readl(ep->elbi_base, PCIE_IRQ_PULSE);  in exynos_pcie_clear_irq_pulse()
172 	exynos_pcie_writel(ep->elbi_base, val, PCIE_IRQ_PULSE);  in exynos_pcie_clear_irq_pulse()
188 	exynos_pcie_writel(ep->elbi_base, val, PCIE_IRQ_EN_PULSE);  in exynos_pcie_enable_irq_pulse()
189 	exynos_pcie_writel(ep->elbi_base, 0, PCIE_IRQ_EN_LEVEL);  in exynos_pcie_enable_irq_pulse()
190 	exynos_pcie_writel(ep->elbi_base, 0, PCIE_IRQ_EN_SPECIAL);  in exynos_pcie_enable_irq_pulse()
218 	struct dw_pcie *pci = to_dw_pcie_from_pp(bus->sysdata);  in exynos_pcie_rd_own_conf()
230 	struct dw_pcie *pci = to_dw_pcie_from_pp(bus->sysdata);  in exynos_pcie_wr_own_conf()
247 	u32 val = exynos_pcie_readl(ep->elbi_base, PCIE_ELBI_RDLH_LINKUP);  in exynos_pcie_link_up()
257 	pp->bridge->ops = &exynos_pci_ops;  in exynos_pcie_host_init()
261 	phy_init(ep->phy);  in exynos_pcie_host_init()
262 	phy_power_on(ep->phy);  in exynos_pcie_host_init()
277 	struct dw_pcie *pci = &ep->pci;  in exynos_add_pcie_port()
278 	struct dw_pcie_rp *pp = &pci->pp;  in exynos_add_pcie_port()
279 	struct device *dev = &pdev->dev;  in exynos_add_pcie_port()
282 	pp->irq = platform_get_irq(pdev, 0);  in exynos_add_pcie_port()
283 	if (pp->irq < 0)  in exynos_add_pcie_port()
284 		return pp->irq;  in exynos_add_pcie_port()
286 	ret = devm_request_irq(dev, pp->irq, exynos_pcie_irq_handler,  in exynos_add_pcie_port()
287 			       IRQF_SHARED, "exynos-pcie", ep);  in exynos_add_pcie_port()
293 	pp->ops = &exynos_pcie_host_ops;  in exynos_add_pcie_port()
294 	pp->msi_irq[0] = -ENODEV;  in exynos_add_pcie_port()
314 	struct device *dev = &pdev->dev;  in exynos_pcie_probe()
316 	struct device_node *np = dev->of_node;  in exynos_pcie_probe()
321 		return -ENOMEM;  in exynos_pcie_probe()
323 	ep->pci.dev = dev;  in exynos_pcie_probe()
324 	ep->pci.ops = &dw_pcie_ops;  in exynos_pcie_probe()
326 	ep->phy = devm_of_phy_get(dev, np, NULL);  in exynos_pcie_probe()
327 	if (IS_ERR(ep->phy))  in exynos_pcie_probe()
328 		return PTR_ERR(ep->phy);  in exynos_pcie_probe()
331 	ep->elbi_base = devm_platform_ioremap_resource_byname(pdev, "elbi");  in exynos_pcie_probe()
332 	if (IS_ERR(ep->elbi_base))  in exynos_pcie_probe()
333 		return PTR_ERR(ep->elbi_base);  in exynos_pcie_probe()
335 	ep->clk = devm_clk_get(dev, "pcie");  in exynos_pcie_probe()
336 	if (IS_ERR(ep->clk)) {  in exynos_pcie_probe()
338 		return PTR_ERR(ep->clk);  in exynos_pcie_probe()
341 	ep->bus_clk = devm_clk_get(dev, "pcie_bus");  in exynos_pcie_probe()
342 	if (IS_ERR(ep->bus_clk)) {  in exynos_pcie_probe()
344 		return PTR_ERR(ep->bus_clk);  in exynos_pcie_probe()
347 	ep->supplies[0].supply = "vdd18";  in exynos_pcie_probe()
348 	ep->supplies[1].supply = "vdd10";  in exynos_pcie_probe()
349 	ret = devm_regulator_bulk_get(dev, ARRAY_SIZE(ep->supplies),  in exynos_pcie_probe()
350 				      ep->supplies);  in exynos_pcie_probe()
358 	ret = regulator_bulk_enable(ARRAY_SIZE(ep->supplies), ep->supplies);  in exynos_pcie_probe()
371 	phy_exit(ep->phy);  in exynos_pcie_probe()
373 	regulator_bulk_disable(ARRAY_SIZE(ep->supplies), ep->supplies);  in exynos_pcie_probe()
382 	dw_pcie_host_deinit(&ep->pci.pp);  in exynos_pcie_remove()
384 	phy_power_off(ep->phy);  in exynos_pcie_remove()
385 	phy_exit(ep->phy);  in exynos_pcie_remove()
387 	regulator_bulk_disable(ARRAY_SIZE(ep->supplies), ep->supplies);  in exynos_pcie_remove()
397 	phy_power_off(ep->phy);  in exynos_pcie_suspend_noirq()
398 	phy_exit(ep->phy);  in exynos_pcie_suspend_noirq()
399 	regulator_bulk_disable(ARRAY_SIZE(ep->supplies), ep->supplies);  in exynos_pcie_suspend_noirq()
407 	struct dw_pcie *pci = &ep->pci;  in exynos_pcie_resume_noirq()
408 	struct dw_pcie_rp *pp = &pci->pp;  in exynos_pcie_resume_noirq()
411 	ret = regulator_bulk_enable(ARRAY_SIZE(ep->supplies), ep->supplies);  in exynos_pcie_resume_noirq()
415 	/* exynos_pcie_host_init controls ep->phy */  in exynos_pcie_resume_noirq()
428 	{ .compatible = "samsung,exynos5433-pcie", },
436 		.name	= "exynos-pcie",