Lines Matching refs:SDCC_HC_REG_DDR_CONFIG

17 #define SDCC_HC_REG_DDR_CONFIG		0xC
51 /* SDCC_HC_REG_DDR_CONFIG fields */
149 	dev_dbg(dev, "SDCC_HC_REG_DDR_CONFIG: %x\n",
150 		rgmii_readl(ethqos, SDCC_HC_REG_DDR_CONFIG));
199 	{ .offset = SDCC_HC_REG_DDR_CONFIG,	.value = 0x00000000 },
215 	{ .offset = SDCC_HC_REG_DDR_CONFIG,	.value = 0x00000000 },
231 	{ .offset = SDCC_HC_REG_DDR_CONFIG,	.value = 0x80040800 },
263 	{ .offset = SDCC_HC_REG_DDR_CONFIG,	.value = 0x80040800 },
431 				      115, SDCC_HC_REG_DDR_CONFIG);
435 				      57, SDCC_HC_REG_DDR_CONFIG);
439 			      SDCC_HC_REG_DDR_CONFIG);
473 			      (BIT(29) | BIT(27)), SDCC_HC_REG_DDR_CONFIG);
476 			      SDCC_HC_REG_DDR_CONFIG);
479 			      SDCC_HC_REG_DDR_CONFIG);
512 			      (BIT(29) | BIT(27)), SDCC_HC_REG_DDR_CONFIG);
515 			      SDCC_HC_REG_DDR_CONFIG);
518 			      SDCC_HC_REG_DDR_CONFIG);