518 static void emc_ccfifo_writel(struct tegra_emc *emc, u32 value,  in emc_ccfifo_writel()  function
706 	emc_ccfifo_writel(emc, val, EMC_CFG);  in tegra_emc_prepare_timing_change()
710 		emc_ccfifo_writel(emc, timing->emc_auto_cal_config2,  in tegra_emc_prepare_timing_change()
714 		emc_ccfifo_writel(emc, timing->emc_auto_cal_config3,  in tegra_emc_prepare_timing_change()
720 		emc_ccfifo_writel(emc, val, EMC_AUTO_CAL_CONFIG);  in tegra_emc_prepare_timing_change()
748 	emc_ccfifo_writel(emc, val, EMC_CFG_2);  in tegra_emc_prepare_timing_change()
752 		emc_ccfifo_writel(emc, timing->emc_mode_1, EMC_EMRS);  in tegra_emc_prepare_timing_change()
755 	emc_ccfifo_writel(emc, EMC_REFCTRL_DEV_SEL(emc->dram_num),  in tegra_emc_prepare_timing_change()
758 		emc_ccfifo_writel(emc, EMC_DRAM_DEV_SEL(emc->dram_num) |  in tegra_emc_prepare_timing_change()
763 	emc_ccfifo_writel(emc, 1, EMC_STALL_THEN_EXE_AFTER_CLKCHANGE);  in tegra_emc_prepare_timing_change()
767 		emc_ccfifo_writel(emc, EMC_DRAM_DEV_SEL(emc->dram_num),  in tegra_emc_prepare_timing_change()
769 	emc_ccfifo_writel(emc, EMC_REFCTRL_DEV_SEL(emc->dram_num) |  in tegra_emc_prepare_timing_change()
776 			emc_ccfifo_writel(emc, timing->emc_mode_1, EMC_EMRS);  in tegra_emc_prepare_timing_change()
778 			emc_ccfifo_writel(emc, timing->emc_mode_2, EMC_EMRS2);  in tegra_emc_prepare_timing_change()
789 			emc_ccfifo_writel(emc, val, EMC_MRS);  in tegra_emc_prepare_timing_change()
793 			emc_ccfifo_writel(emc, timing->emc_mode_2, EMC_MRW2);  in tegra_emc_prepare_timing_change()
795 			emc_ccfifo_writel(emc, timing->emc_mode_1, EMC_MRW);  in tegra_emc_prepare_timing_change()
797 			emc_ccfifo_writel(emc, timing->emc_mode_4, EMC_MRW4);  in tegra_emc_prepare_timing_change()
802 		emc_ccfifo_writel(emc, EMC_ZQ_CAL_LONG_CMD_DEV0, EMC_ZQ_CAL);  in tegra_emc_prepare_timing_change()
804 			emc_ccfifo_writel(emc, EMC_ZQ_CAL_LONG_CMD_DEV1,  in tegra_emc_prepare_timing_change()
809 	emc_ccfifo_writel(emc, 0, EMC_CCFIFO_STATUS);  in tegra_emc_prepare_timing_change()
812 		emc_ccfifo_writel(emc, timing->emc_cfg_2, EMC_CFG_2);  in tegra_emc_prepare_timing_change()