44 #define  SOR_STATE_ASY_OWNER(x)			(((x) & 0xf) << 0)  argument
46 #define SOR_HEAD_STATE0(x) (0x05 + (x))  argument
53 #define SOR_HEAD_STATE1(x) (0x07 + (x))  argument
54 #define SOR_HEAD_STATE2(x) (0x09 + (x))  argument
55 #define SOR_HEAD_STATE3(x) (0x0b + (x))  argument
56 #define SOR_HEAD_STATE4(x) (0x0d + (x))  argument
57 #define SOR_HEAD_STATE5(x) (0x0f + (x))  argument
64 #define  SOR_CLK_CNTRL_DP_LINK_SPEED(x)		(((x) & 0x1f) << 2)  argument
89 #define  SOR_PLL0_ICHPMP(x)			(((x) & 0xf) << 24)  argument
91 #define  SOR_PLL0_FILTER(x)			(((x) & 0xf) << 16)  argument
93 #define  SOR_PLL0_VCOCAP(x)			(((x) & 0xf) << 8)  argument
96 #define  SOR_PLL0_PLLREG_LEVEL(x)		(((x) & 0x3) << 6)  argument
109 #define  SOR_PLL1_LOADADJ(x)			(((x) & 0xf) << 20)  argument
112 #define  SOR_PLL1_TMDS_TERMADJ(x)		(((x) & 0xf) << 9)  argument
126 #define  SOR_PLL3_BG_TEMP_COEF(x)		(((x) & 0xf) << 28)  argument
128 #define  SOR_PLL3_BG_VREF_LEVEL(x)		(((x) & 0xf) << 24)  argument
132 #define  SOR_PLL3_AVDD10_LEVEL(x)		(((x) & 0xf) << 8)  argument
134 #define  SOR_PLL3_AVDD14_LEVEL(x)		(((x) & 0xf) << 4)  argument
138 #define  SOR_CSTM_ROTCLK(x)			(((x) & 0xf) << 24)  argument
151 #define  SOR_SEQ_CTL_PD_PC_ALT(x)	(((x) & 0xf) << 12)  argument
152 #define  SOR_SEQ_CTL_PD_PC(x)		(((x) & 0xf) <<  8)  argument
153 #define  SOR_SEQ_CTL_PU_PC_ALT(x)	(((x) & 0xf) <<  4)  argument
154 #define  SOR_SEQ_CTL_PU_PC(x)		(((x) & 0xf) <<  0)  argument
163 #define  SOR_LANE_SEQ_CTL_DELAY(x)		(((x) & 0xf) << 12)  argument
165 #define SOR_SEQ_INST(x) (0x22 + (x))  argument
189 #define  SOR_SEQ_INST_WAIT(x) (((x) & 0x3ff) << 0)  argument
230 #define  SOR_DP_LINKCTL_LANE_COUNT(x)		(((1 << (x)) - 1) << 16)  argument
233 #define  SOR_DP_LINKCTL_TU_SIZE(x)		(((x) & 0x7f) << 2)  argument
242 #define  SOR_LANE_DRIVE_CURRENT_LANE3(x) (((x) & 0xff) << 24)  argument
243 #define  SOR_LANE_DRIVE_CURRENT_LANE2(x) (((x) & 0xff) << 16)  argument
244 #define  SOR_LANE_DRIVE_CURRENT_LANE1(x) (((x) & 0xff) << 8)  argument
245 #define  SOR_LANE_DRIVE_CURRENT_LANE0(x) (((x) & 0xff) << 0)  argument
251 #define  SOR_LANE_PREEMPHASIS_LANE3(x) (((x) & 0xff) << 24)  argument
252 #define  SOR_LANE_PREEMPHASIS_LANE2(x) (((x) & 0xff) << 16)  argument
253 #define  SOR_LANE_PREEMPHASIS_LANE1(x) (((x) & 0xff) << 8)  argument
254 #define  SOR_LANE_PREEMPHASIS_LANE0(x) (((x) & 0xff) << 0)  argument
258 #define  SOR_LANE_POSTCURSOR_LANE3(x) (((x) & 0xff) << 24)  argument
259 #define  SOR_LANE_POSTCURSOR_LANE2(x) (((x) & 0xff) << 16)  argument
260 #define  SOR_LANE_POSTCURSOR_LANE1(x) (((x) & 0xff) << 8)  argument
261 #define  SOR_LANE_POSTCURSOR_LANE0(x) (((x) & 0xff) << 0)  argument
268 #define SOR_DP_CONFIG_ACTIVE_SYM_FRAC(x)	(((x) & 0xf) << 16)  argument
270 #define SOR_DP_CONFIG_ACTIVE_SYM_COUNT(x)	(((x) & 0x7f) << 8)  argument
272 #define SOR_DP_CONFIG_WATERMARK(x)	(((x) & 0x3f) << 0)  argument
282 #define  SOR_DP_PADCTL_TX_PU(x)		(((x) & 0xff) << 8)  argument
287 #define  SOR_DP_PADCTL_CM_TXD(x)	(1 << (4 + (x)))  argument
292 #define  SOR_DP_PADCTL_PD_TXD(x)	(1 << (0 + (x)))  argument
347 #define  SOR_DP_PADCTL_SPAREPLL(x) (((x) & 0xff) << 24)  argument
363 #define  INFOFRAME_HEADER_LEN(x) (((x) & 0xff) << 16)  argument
364 #define  INFOFRAME_HEADER_VERSION(x) (((x) & 0xff) << 8)  argument
365 #define  INFOFRAME_HEADER_TYPE(x) (((x) & 0xff) << 0)  argument
370 #define  SOR_HDMI_ACR_SUBPACK_LOW_SB1(x) (((x) & 0xff) << 24)  argument
380 #define  SOR_HDMI_CTRL_MAX_AC_PACKET(x) (((x) & 0x1f) << 16)  argument
382 #define  SOR_HDMI_CTRL_REKEY(x) (((x) & 0x7f) << 0)  argument
386 #define  SOR_HDMI_SPARE_CTS_RESET(x) (((x) & 0x7) << 16)  argument
390 #define  SOR_REFCLK_DIV_INT(x) ((((x) >> 2) & 0xff) << 8)  argument
391 #define  SOR_REFCLK_DIV_FRAC(x) (((x) & 0x3) << 6)  argument
395 #define  SOR_INPUT_CONTROL_HDMI_SRC_SELECT(x) (((x) & 0x1) << 0)  argument
399 #define  SOR_AUDIO_CNTRL_SOURCE_SELECT(x) (((x) & 0x3) << 20)  argument
422 #define  SOR_AUDIO_HDA_ELD_BUFWR_INDEX(x) (((x) & 0xff) << 8)  argument
423 #define  SOR_AUDIO_HDA_ELD_BUFWR_DATA(x) (((x) & 0xff) << 0)  argument