Lines Matching defs:base
11 #define RING_EXCC(base) _MMIO((base) + 0x28) argument
12 #define RING_TAIL(base) _MMIO((base) + 0x30) argument
14 #define RING_HEAD(base) _MMIO((base) + 0x34) argument
18 #define RING_START(base) _MMIO((base) + 0x38) argument
19 #define RING_CTL(base) _MMIO((base) + 0x3c) argument
32 #define RING_SYNC_0(base) _MMIO((base) + 0x40) argument
33 #define RING_SYNC_1(base) _MMIO((base) + 0x44) argument
34 #define RING_SYNC_2(base) _MMIO((base) + 0x48) argument
47 #define RING_PSMI_CTL(base) _MMIO((base) + 0x50) argument
55 #define RING_MAX_IDLE(base) _MMIO((base) + 0x54) argument
56 #define PWRCTX_MAXCNT(base) _MMIO((base) + 0x54) argument
58 #define RING_ACTHD_UDW(base) _MMIO((base) + 0x5c) argument
59 #define RING_DMA_FADD_UDW(base) _MMIO((base) + 0x60) /* gen8+ */ argument
60 #define RING_IPEIR(base) _MMIO((base) + 0x64) argument
61 #define RING_IPEHR(base) _MMIO((base) + 0x68) argument
62 #define RING_INSTDONE(base) _MMIO((base) + 0x6c) argument
63 #define RING_INSTPS(base) _MMIO((base) + 0x70) argument
64 #define RING_DMA_FADD(base) _MMIO((base) + 0x78) argument
65 #define RING_ACTHD(base) _MMIO((base) + 0x74) argument
66 #define RING_HWS_PGA(base) _MMIO((base) + 0x80) argument
67 #define RING_CMD_BUF_CCTL(base) _MMIO((base) + 0x84) argument
68 #define IPEIR(base) _MMIO((base) + 0x88) argument
69 #define IPEHR(base) _MMIO((base) + 0x8c) argument
70 #define RING_ID(base) _MMIO((base) + 0x8c) argument
71 #define RING_NOPID(base) _MMIO((base) + 0x94) argument
72 #define RING_HWSTAM(base) _MMIO((base) + 0x98) argument
73 #define RING_MI_MODE(base) _MMIO((base) + 0x9c) argument
80 #define RING_IMR(base) _MMIO((base) + 0xa8) argument
81 #define RING_EIR(base) _MMIO((base) + 0xb0) argument
82 #define RING_EMR(base) _MMIO((base) + 0xb4) argument
83 #define RING_ESR(base) _MMIO((base) + 0xb8) argument
84 #define GEN12_STATE_ACK_DEBUG(base) _MMIO((base) + 0xbc) argument
85 #define RING_INSTPM(base) _MMIO((base) + 0xc0) argument
86 #define RING_CMD_CCTL(base) _MMIO((base) + 0xc4) argument
87 #define ACTHD(base) _MMIO((base) + 0xc8) argument
88 #define GEN8_R_PWR_CLK_STATE(base) _MMIO((base) + 0xc8) argument
103 #define RING_RESET_CTL(base) _MMIO((base) + 0xd0) argument
107 #define DMA_FADD_I8XX(base) _MMIO((base) + 0xd0) argument
108 #define RING_BBSTATE(base) _MMIO((base) + 0x110) argument
110 #define RING_SBBADDR(base) _MMIO((base) + 0x114) /* hsw+ */ argument
111 #define RING_SBBSTATE(base) _MMIO((base) + 0x118) /* hsw+ */ argument
112 #define RING_SBBADDR_UDW(base) _MMIO((base) + 0x11c) /* gen8+ */ argument
113 #define RING_BBADDR(base) _MMIO((base) + 0x140) argument
114 #define RING_BB_OFFSET(base) _MMIO((base) + 0x158) argument
115 #define RING_BBADDR_UDW(base) _MMIO((base) + 0x168) /* gen8+ */ argument
116 #define CCID(base) _MMIO((base) + 0x180) argument
120 #define RING_BB_PER_CTX_PTR(base) _MMIO((base) + 0x1c0) /* gen8+ */ argument
121 #define RING_INDIRECT_CTX(base) _MMIO((base) + 0x1c4) /* gen8+ */ argument
122 #define RING_INDIRECT_CTX_OFFSET(base) _MMIO((base) + 0x1c8) /* gen8+ */ argument
123 #define ECOSKPD(base) _MMIO((base) + 0x1d0) argument
130 #define BLIT_CCTL(base) _MMIO((base) + 0x204) argument
139 #define RING_CSCMDOP(base) _MMIO((base) + 0x20c) argument
156 #define RING_PREDICATE_RESULT(base) _MMIO((base) + 0x3b8) /* gen12+ */ argument
158 #define MI_PREDICATE_RESULT_2(base) _MMIO((base) + 0x3bc) argument
161 #define MI_PREDICATE_SRC0(base) _MMIO((base) + 0x400) argument
162 #define MI_PREDICATE_SRC0_UDW(base) _MMIO((base) + 0x400 + 4) argument
163 #define MI_PREDICATE_SRC1(base) _MMIO((base) + 0x408) argument
164 #define MI_PREDICATE_SRC1_UDW(base) _MMIO((base) + 0x408 + 4) argument
165 #define MI_PREDICATE_DATA(base) _MMIO((base) + 0x410) argument
166 #define MI_PREDICATE_RESULT(base) _MMIO((base) + 0x418) argument
167 #define MI_PREDICATE_RESULT_1(base) _MMIO((base) + 0x41c) argument
169 #define RING_PP_DIR_DCLV(base) _MMIO((base) + 0x220) argument
171 #define RING_PP_DIR_BASE(base) _MMIO((base) + 0x228) argument
172 #define RING_ELSP(base) _MMIO((base) + 0x230) argument
173 #define RING_EXECLIST_STATUS_LO(base) _MMIO((base) + 0x234) argument
174 #define RING_EXECLIST_STATUS_HI(base) _MMIO((base) + 0x234 + 4) argument
175 #define RING_CONTEXT_CONTROL(base) _MMIO((base) + 0x244) argument
181 #define RING_CTX_SR_CTL(base) _MMIO((base) + 0x244) argument
182 #define RING_SEMA_WAIT_POLL(base) _MMIO((base) + 0x24c) argument
183 #define GEN8_RING_PDP_UDW(base, n) _MMIO((base) + 0x270 + (n) * 8 + 4) argument
184 #define GEN8_RING_PDP_LDW(base, n) _MMIO((base) + 0x270 + (n) * 8) argument
185 #define RING_MODE_GEN7(base) _MMIO((base) + 0x29c) argument
200 #define RING_TIMESTAMP(base) _MMIO((base) + 0x358) argument
201 #define RING_TIMESTAMP_UDW(base) _MMIO((base) + 0x358 + 4) argument
202 #define RING_CONTEXT_STATUS_PTR(base) _MMIO((base) + 0x3a0) argument
203 #define RING_CTX_TIMESTAMP(base) _MMIO((base) + 0x3a8) /* gen8+ */ argument
204 #define RING_PREDICATE_RESULT(base) _MMIO((base) + 0x3b8) argument
205 #define MI_PREDICATE_RESULT_2_ENGINE(base) _MMIO((base) + 0x3bc) argument
206 #define RING_FORCE_TO_NONPRIV(base, i) _MMIO(((base) + 0x4D0) + (i) * 4) argument
225 #define RING_EXECLIST_SQ_CONTENTS(base) _MMIO((base) + 0x510) argument
226 #define RING_PP_DIR_BASE_READ(base) _MMIO((base) + 0x518) argument
227 #define RING_EXECLIST_CONTROL(base) _MMIO((base) + 0x550) argument
231 #define GEN8_RING_CS_GPR(base, n) _MMIO((base) + 0x600 + (n) * 8) argument
232 #define GEN8_RING_CS_GPR_UDW(base, n) _MMIO((base) + 0x600 + (n) * 8 + 4) argument
234 #define GEN11_VCS_SFC_FORCED_LOCK(base) _MMIO((base) + 0x88c) argument
236 #define GEN11_VCS_SFC_LOCK_STATUS(base) _MMIO((base) + 0x890) argument
240 #define GEN11_VECS_SFC_FORCED_LOCK(base) _MMIO((base) + 0x201c) argument
242 #define GEN11_VECS_SFC_LOCK_ACK(base) _MMIO((base) + 0x2018) argument
244 #define GEN11_VECS_SFC_USAGE(base) _MMIO((base) + 0x2014) argument
247 #define RING_HWS_PGA_GEN6(base) _MMIO((base) + 0x2080) argument
249 #define GEN12_HCP_SFC_LOCK_STATUS(base) _MMIO((base) + 0x2914) argument
253 #define VDBOX_CGCTL3F10(base) _MMIO((base) + 0x3f10) argument
256 #define VDBOX_CGCTL3F18(base) _MMIO((base) + 0x3f18) argument