16 #define ICL_DSI_ESC_CLK_DIV(port)	_MMIO_PORT((port),	\  argument
21 #define ICL_DPHY_ESC_CLK_DIV(port)	_MMIO_PORT((port),	\  argument
31 #define ADL_MIPIO_DW(port, dw)		_MMIO(_ICL_COMBOPHY(port) + _ADL_MIPIO_REG + 4 * (dw))  argument
38 #define DSI_CMD_FRMCTL(port)		_MMIO_PORT(port,	\  argument
48 #define DSI_INTR_MASK_REG(port)		_MMIO_PORT(port,	\  argument
54 #define DSI_INTR_IDENT_REG(port)	_MMIO_PORT(port,	\  argument
90 #define ICL_DSI_IO_MODECTL(port)	_MMIO_PORT(port,	\  argument
98 #define TGL_DSI_CHKN_REG(port)		_MMIO_PORT(port,	\  argument
106 #define ICL_DSI_T_INIT_MASTER(port)	_MMIO_PORT(port,	\  argument
113 #define DPHY_CLK_TIMING_PARAM(port)	_MMIO_PORT(port,	\  argument
118 #define DSI_CLK_TIMING_PARAM(port)	_MMIO_PORT(port,	\  argument
144 #define DPHY_DATA_TIMING_PARAM(port)	_MMIO_PORT(port,	\  argument
149 #define DSI_DATA_TIMING_PARAM(port)	_MMIO_PORT(port,	\  argument
171 #define DPHY_TA_TIMING_PARAM(port)	_MMIO_PORT(port,	\  argument
176 #define DSI_TA_TIMING_PARAM(port)	_MMIO_PORT(port,	\  argument