Lines Matching refs:TEGRA186_GPIO_ENABLE_CONFIG

41 #define TEGRA186_GPIO_ENABLE_CONFIG 0x00  macro
215 	value = readl(base + TEGRA186_GPIO_ENABLE_CONFIG);  in tegra186_gpio_get_direction()
237 	value = readl(base + TEGRA186_GPIO_ENABLE_CONFIG);  in tegra186_gpio_direction_input()
240 	writel(value, base + TEGRA186_GPIO_ENABLE_CONFIG);  in tegra186_gpio_direction_input()
264 	value = readl(base + TEGRA186_GPIO_ENABLE_CONFIG);  in tegra186_gpio_direction_output()
267 	writel(value, base + TEGRA186_GPIO_ENABLE_CONFIG);  in tegra186_gpio_direction_output()
292 	value = readl(base + TEGRA186_GPIO_ENABLE_CONFIG);  in tegra186_gpio_en_hw_ts()
304 	writel(value, base + TEGRA186_GPIO_ENABLE_CONFIG);  in tegra186_gpio_en_hw_ts()
327 	value = readl(base + TEGRA186_GPIO_ENABLE_CONFIG);  in tegra186_gpio_dis_hw_ts()
337 	writel(value, base + TEGRA186_GPIO_ENABLE_CONFIG);  in tegra186_gpio_dis_hw_ts()
352 	value = readl(base + TEGRA186_GPIO_ENABLE_CONFIG);  in tegra186_gpio_get()
410 	value = readl(base + TEGRA186_GPIO_ENABLE_CONFIG);  in tegra186_gpio_set_config()
412 	writel(value, base + TEGRA186_GPIO_ENABLE_CONFIG);  in tegra186_gpio_set_config()
517 	value = readl(base + TEGRA186_GPIO_ENABLE_CONFIG);  in tegra186_irq_mask()
519 	writel(value, base + TEGRA186_GPIO_ENABLE_CONFIG);  in tegra186_irq_mask()
537 	value = readl(base + TEGRA186_GPIO_ENABLE_CONFIG);  in tegra186_irq_unmask()
539 	writel(value, base + TEGRA186_GPIO_ENABLE_CONFIG);  in tegra186_irq_unmask()
553 	value = readl(base + TEGRA186_GPIO_ENABLE_CONFIG);  in tegra186_irq_set_type()
587 	writel(value, base + TEGRA186_GPIO_ENABLE_CONFIG);  in tegra186_irq_set_type()